This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
我正在为 ADS54J54设计电源树。 我注意到、在 ADS54J54EVM 上、PLLVDD 设置为1.9V 而不是1.8V。
下面是 EVM 原理图(表9 ADS58J89/ADS54J54 EVM 版本 C、2015年1月06日)的摘录。 U4的输出为1.9V、而不是原理图上标记的1.8V。
下面是 ADS54J54数据表(SLASE67A–2015年1月–2019年8月修订版)中的电源信息、其中规定标称 PLLVDD 电压应为1.8V。
EVM 上的 PLLVDD 电压为什么为1.9V 吗?
谢谢
Andy
Andy、
没有特殊原因。 我们希望尽量减少电路板上使用的稳压器数量、以便该电源与 AVDD18共享相同的电源。 由于 AVDD18的最小规格为1.8V、典型值为1.9V、因此电源设置为1.9V。
查看数据表中的图、可以看出、在1.8V 或1.9V 的电压下、性能与 PLLVDD 非常一致。
此致、
Jim
您好、Jim、
感谢您的快速响应。 不使用1.8V 稳压器输出的原因是否在于您需要在 PLLVDD 电源和数字电源(DRVDD 和 IOVDD、两者均由1.8V 稳压器供电)之间进行一些噪声隔离?
谢谢
Andy
Andy、
在电路板设计时、我们在过去注意到、将串行器/解串器 PLL 电源与串行器/解串器 IOVDD 电源分离可减少输入数据上的噪声。 这就是为什么要为 PLLVDD 使用干净的电源。
此致、
Jim
感谢 Jim 提供的信息。
Andy