你好。
我正在尝试让 JESD 接口在我的定制板中工作。
我想使用子类0、为此我设置以下寄存器
寄存器 JESD_SYSR_MODE (8.5.56)中的字段 SYSREF_MODE = 0
•寄存器 JESD_ERR_OUT (8.5.53)中的字段 DISABLE_ERR_RPT = 1.
•寄存器 JESD_MATCH (8.5.50)中的字段 MIN_DERATY_ENA = 1
在 FPGA 中、在 ILA 序列生成中不使用 LMFC 时钟和帧时钟。
但是、在 ILA 之后 SYNC 会变为低电平。
我清除寄存器 x"151"中的位- SYNC 变为 higth。
我将 寄存器 x"43E"中的 LOS 字段设置为100 -启用检测、我在寄存器 x"04"中看到 、在所有串行器/解串器通道中、信号是寄存器 x"04"中的 LOS - x"00FF"值。
这是奇怪的、我看到每条线路上有一个0.6V 的偏移。 还可以设置此通道中 FPGA 侧电容器中的电压。
JESD 警报寄存器64 - 6B 中也存在错误。
对于 所有通道、位3 = WRITE_ERROR、位1 = READ_ERROR。
在某些行中：
位12 =弹性缓冲区溢出(坏 RBD 值)
位11 =弹性缓冲器匹配错误。
我检查 DAC PLL 和串行器/解串器 PLL -所有器件都处于 Look 状态。
我附加了我的配置文件。
DAC 时钟频率6000Mhz
1个 IQ 对
8通道
6x 内插
格式= 82121
125MHz 参考时钟
内部基准
K = 25；
然后加载设置、加载 以下寄存器：
0x124 0x0000
0x15c 0x0000
0x40a 0xf003
0x40a 0x7003
0x000 0x5863
0x124 0x0000
0x15c 0x0000
0x000 0x5860
0x004 0x0000
0x005 0x0000
0x164 0x0000
0x165 0x0000
0x166 0x0000
0x167 0x0000
0x168 0x0000
0x169 0x0000
0x16a 0x0000
0x16b 0x0000
0x16c 0x0000
0x16d 0x0000
