• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 1 订户
  • 视图 458 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC128S102：类似的问题：ADC128S102QML-SP -- DOUT 在 SCLK 的上升沿随时钟输出

admin
Guru**** 2455360 points
Other Parts Discussed in Thread: ADC128S102, ADC128S102QML-SP

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/891127/adc128s102-similar-problem-adc128s102qml-sp----dout-are-clocked-out-on-the-rising-edges-of-the-sclk

器件型号：ADC128S102

几个月前 ，我 提出  了一个问题，"ADC128S102：有些奇怪的东西-- DOUT 在 SCLK 的上升沿被计时"  

 当时我们使用的是 ADC128S102 (CIMT)、现在我们使用 的是 ADC128S102QML-SP。

- SCLK 输入的频率为8MHz~16MHz 写入 ADC128S102的数据表 、

--在 ADC128S102QML-SP 的数据表中、SCLK 输入的频率为0.8MHz~16MHz。

我们认为该芯片不存在  ADC128S102的频率问题、 因此我们仍然对 ADC128S102QML-SP 使用1.5625MHz、 但现在也出现了相同的问题、而且现象完全相同、因此 我不需要重复。

我想  ？这两个芯片是否具有相同的结构、我们只能使用8MHz~16MHz 的结构 Δ Σ

谢谢、

Luddy

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    你是对的。

    这些器件属于同一系列并共享结构。 这些器件在同一时间发布、并使用相同的数据表格式。 这就是时钟频率规格按原样显示的原因

    很抱歉、仍然存在混乱情况、但上述所有器件都可以在8MHz 至16MHz 的时钟频率下工作

    此致

    Cynthia

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Cynthia、

    我很高兴很快收到您的回复、并帮助我们确认频率 范围。

    我们还没有发现何时会出现异常现象(DOUT 在 SCLK 的上升沿被计时)。  

    我们在一个器件中使用了许多 ADC128S102QML 芯片。 异常现象发生在某些测试条件下、 而不发生在其他测试条件下；它发生 在某些芯片中、 有些芯片从未发生过。

    您能解释一下、当芯片以较低的频率工作时 、异常行为是如何发生的？ 哪些因素可能会导致偶然发生这种情况？

    谢谢、

    Luddy

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Luddy、

    遗憾    的是、对于器件在工作范围之外的行为方式、没有特性说明。

    该器    件应在50kSPS 至1MSPS 之间运行、这将转换为8MHz 至16MHz 之间的时钟范围。

    假设任何超出该范围的部件超出指定的工作条件。 器件可能会继续在该范围以下运行、但无法知道器件将如何响应。 该器件仍 可在低时钟频率下正常工作、但可能 会显示不一致和  /或不正确的行为

    此致

    Cynthia

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    ADC128S102QML-SP 状态数据表、fSAMPLE = 50kSPS 至1MSPS、fSCLK = 0.8MHz 至16MHz。 我看不到更新版本或勘误表。

    这是否意味着数据表中的描述不准确？

    此外、第6.8节"tcsh/TCSS 要求、NOM value <MIN value. "中似乎存在错误    ADC128S102和 ADC128S102QML-SP 的数据表中存在类似的混淆。

    如果这些说明确实不正确，您能提供正式修订版还是 勘误表吗？  这些问题使我们感到困惑、而不知道原因。

    谢谢、

    Luddy

  • 0
    TI__Guru**** 2455360 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我同意这种方法令人困惑和误导，我提出了这种方法，我们正在研究这种方法

    为了解释 t_CSH/t_CSS 时序、最佳做法是在 CS 和 SCLK 之间具有0延迟、这就是它被列为标称值的原因。 但是、如果该延迟高达10ns、它仍然起作用。 再说一次、这是非常令人困惑的、我们正在解决它。

    此致

    Cynthia