DDC118线性问题–如测试数据图(图1)所示。 问题是、DDC118线性在输入信号中间有突然变化。
测试是使用测试电路完成的、如图 2.向电阻器 RT 施加恒定电流源 IC (7.31uA)。 则缓冲运算放大器输出电压为 IC*RT。 10Mohm 电阻器将电压转换为电流输入、然后再转换为 DDC118输入之一。 对于不同的 RT 电阻值，记录 DDC118计数并将其转换为测量电阻，并将其与真实 RT 值进行比较，以计算出测量误差--图的垂直轴。 DDC118设置为：范围111、集成时间5ms。 在该设置下、线性变化发生在 ADC 计数约为400、000 (RT = 35k Ω 至40k Ω)时。
您好、 Eduardo、
感谢您的快速响应。 我今天重复了测试。 这次、我测量了运算放大器输出端的电压、并监控了实际的 ADC 计数。 我有相同的错误模式。 请参阅随附的。 水平轴是运算放大器输出端的测量电压–即通过10Mohm 电阻器到 ADC 的输入。 垂直轴是误差(=记录的 ADC 计数–计算值)。 如您所见、ADC 数据在输入电压低于250mV (ADC 输入电流为25nA)时具有相当高的线性度。 之后、它会快速上升、并在不同的斜率下再次保持线性。
输入电压和运算放大器(单位增益)电路非常精确且线性。 我们使用了精密电阻器盒。 恒流 IC (7.31uA)非常稳定。 我们测试并发现数据在0.1mV 以内–这是 DMM 分辨率。
您好、Edu、
下面是您的问题的简单答案：
谢谢、
教育、
我测试了另一个板。 该问题在 AIN1上不可重现。 这是数据图。 上一个图是来自 AIN4的数据。 AIN1和 AIN4具有不同的时序。
教育、
请参阅下面的信号波形。 请注意 CONV 的第一个下降沿脉冲(500us)。 出于某种原因、微控制器发送了4个时钟脉冲。 这不是目的。 这是否与问题有关？
您好、Edu、
我们仅将数据记录在我圈出的内容中。 与前两个周期(包括短脉冲)一样、我们得到了 DVALID 和 s/w 时钟输出的两个位、但没有记录它。 我们尝试不对数据计时、发现它不会影响在两个循环中读出的内容。
我尝试了不同的计时。 这次没有500us 的短脉冲。 也就是说、我们只有用于 B 侧集成的5ms 负脉冲。 我有一个不同的非线性误差模式、如下图所示：
这与原始时序的测试结果非常不同。 以下是测试数据在相同设置和条件下的波形图，但计时差异除外。
似乎计时确实会影响线性度。 1000个计数约为0.1% FSR。 只需确认这是 DDC118的设计、它应在不同装置之间保持一致、并且不会随环境和时间的变化而漂移。
谢谢、
Steven
