[参考译文] DAC80501：随着 SPI 频率的降低、输出需要更高的电源电压才能更新

Nicholas、

这必须是您的设置的伪影。 如果需要、允许的最大 SPI 时钟会随着电源电压的降低而降低。 此外、该器件上的数字逻辑阈值是固定的、因此、降低 VDD 电压不会为您提供数字信号上升/下降时间方面的任何好处、而这可能会对计时产生影响。

您是否能够提供这些交易的示波器截图供我们查看？

我是。 这里有几个。 这在使用模式0时在1MHz 上完成。 我的探针为10倍、输出降压150mV。 尽管频率较低、这些事务仍无法导致输出更新。

目前有5个与电路板的连接、不包括我对 VOUT 的监控：

VDD<->3.3V

AGN<->GND

SPI2C<->GND

SCLK<->SCLK

cs 同步

SDIN<->MOSI

增益寄存器命令：0x040101

DAC 输出命令：0x08FFFF

时钟脉冲缩放：

Nicholas、您好！

根据该图、数据和时钟在几乎没有过冲的情况下看起来正常、我相信这些图在 VDD = 3.3V 时具有1MHz 更新速率

您能否共享一个完整的帧(SYNC、SDIN、SCLK) 以更好地理解？

此外、如果可能、还应共享包括输出级在内的电路原理图。 请包含您提到的具有更高时钟频率(例如40MHz)的工作案例。

也请共享写入序列。

此致、

AK

谢谢 AK、

请原谅我迟到的答复，但我明天应该能够再次答复并分享这些答复。

最棒的

Nicholas