[参考译文] ADS52J90：用于4个 ADC 和 Intel Arria 10的 SYSREF 和 CLK

admin

Other Parts Discussed in Thread: ADS52J90, LMK04826

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/896872/ads52j90-sysref-and-clk-for-4-adcs-and-intel-arria-10

器件型号：ADS52J90
主题中讨论的其他器件： LMK04826

您好！

我正在使用4个 ADS52J90和 Intel Arria 10 FPGA 进行设计。 ADS52J90需要 40MHz 时钟、Intel JESD204B IP 块需要160MHz。

这些时钟是否可以使用 EVM 上使用的 LMK04286来制作？

我有另一个关于 SYSREF 的问题。对于 SYSREF 何时使用单脉冲、重复脉冲或时钟信号、我似乎无法找到答案。 JESD204B 链路保持4个 ADC 同步所需的 SYSREF 脉冲频率如何？

此致、

米歇尔·沃特斯

5 年多前

0 admin 5 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Michael、

是的、LMK04286可以做到这一点。当然、您可能需要使用一些时钟缓冲器、因为单个 LMK 器件可能没有足够的输出来支持全部4个 ADC 的 CLK、SYSREF 时钟

对于 SYSRFE、单脉冲可能更好。连续 sysREF 起作用、而它可能会引入噪声频谱。

通常、仅当 JESD 链路断开时才需要单脉冲 SYSREF。希望它能正常工作。

谢谢！小心！

0 admin 5 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Xiaochen：

ADS52J90 EVM 上使用的 LMK04826具有7个输出对，足以支持4*ADC + 1*FPGA。但是、您能告诉我应该如何在两个时钟上映射 SYSREF 以使所有内容同步吗？

谢谢、请注意。

0 admin 5 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

米歇尔

SYSREF 时钟将进入每个 ADC 的 SYSREF 引脚。

FPGA 还将 SYNC 信号发送到每个 ADC 的 SYNC 引脚。

您将拥有4个 ADC CLK、4个 SYSREF CLK、1个用于 FPGA 的 GTX CLK、1个用于 FPGA 的 SYSREF 信号。您可能还需要来自 LMK 芯片的 FPGA 时钟。

我想您将需要一些 CLK 缓冲器。

FPGA 端的 JESD IP 将负责同步。

谢谢！

0 admin 5 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

小春

我了解我需要的信号数量。但我想知道、LMK04826中的哪些引脚最适合用于将 LMK04826连接到其他器件。

0 admin 5 年多前

TI__Guru**** 2553260 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

米歇尔

此问题可能适用于下面的时钟和计时论坛。

LMK 专家可以提供有关将哪些引脚分配为 SYSREF 的更多详细信息。

谢谢！

Xiaochene2e.ti.com/.../48

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS52J90：用于4个 ADC 和 Intel Arria 10的 SYSREF 和 CLK