请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADC09QJ1300-Q1 您好!
您能否建议正确的方法、使 ADC09QJ1300-Q1与具有1.8V GPIO 的 FPGA 之间的逻辑电平保持一致。
通常、FPGA 可以承受1.9V 电压、但电流消耗会增加。
我们是否可以使用1.8V 为 ADC 供电以实现逻辑电平对齐?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
您能否建议正确的方法、使 ADC09QJ1300-Q1与具有1.8V GPIO 的 FPGA 之间的逻辑电平保持一致。
通常、FPGA 可以承受1.9V 电压、但电流消耗会增加。
我们是否可以使用1.8V 为 ADC 供电以实现逻辑电平对齐?