请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC12DJ3200 您好！
我们在设计中使用了三个 ADC12DJ3200。 我们需要在三个 ADC 之间进行同步、还需要确定性延迟。
因此、我想知道 以下两者之间的长度匹配要求(以毫秒或 ps 为单位)：
所有三个 ADC 的数据通道都通过 FMC 连接器连接到单个 FPGA。
将 DEVLCK 和 SYSREF 连接到三个 ADC 和 FPGA。
此外、从 FPGA 到 ADC 的同步是否需要与任何时钟(DEVCLK 或 SYSREF)进行长度匹配？
我们将非常感谢尽早作出反应。
谢谢、
Lalit
