• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 299 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1278-HT：使用低带宽运算放大器驱动 ADC - opa2333-HT

admin
Guru**** 2390755 points
Other Parts Discussed in Thread: OPA2333-HT, ADS1278-HT, ADS1278, OPA2333

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/869955/ads1278-ht-driving-the-adc-with-a-low-bandwidth-op-amp---opa2333-ht

器件型号：ADS1278-HT
主题中讨论的其他器件：OPA2333-HT、 ADS1278、 OPA2333

我有一个非常低频的应用(0-8Hz)、但我的理解是 、对于 Δ-Σ 转换器、任何输入信号都以与时钟输入相关的速率进行过采样。 因此、即使对于低频应用、实际采样速度也可能相当高。

我遇到的问题是、由于直流性能和 PCB 空间原因、我想使用 OPA2333-HT 来驱动 ADC、具有良好的直流规格、但其带宽仅为350kHz。

但是、如果我的时钟为1MHz、我将 clkdiv 设置为"1"、即除以40、我假设输入端的开关电容器在1MHz/40 = 25kHz 的开关频率下进行开关、因此 OPA2333-HT 是驱动 ADS1278-HT 的合适运算放大器？ TI 有人可以确认吗？

对于低速模式、/40和/8 clkdiv 设置的优缺点是什么？

注意：我在帧同步模式下运行、在 TDM 模式下以菊花链方式连接两个 ADC (16个通道)、帧同步周期为400Hz、这是一个高温应用(160摄氏度)、因此我的运算放大器选择有限

此致

Martin

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin：

    我们可以为您详细介绍一下。  您是对的、OPA2333-HT 的低带宽可能是一个限制；但是、正如您提到过的、由于您要在调制器频率较低 的 FMod=1-MHz/40的低速模式下将 ADS1278设置为 fclk=1-MHz、这可能是可行的。 我需要在仿真中验证这一点。

    根据您在 ADC 论坛上的帖子、您似乎需要在+165-C 下运行、因此您需要高温级器件。   

    OPA2333是设置为缓冲器、增益配置还是反相配置？  ADS1278使用了什么电压电源、输入电压共模要求、输入信号振幅以及什么基准电压？ 输入信号是直流信号还是交流信号？ 如果是交流、频率范围是多少？  如果您有一个显示 OPA2333-HT 电路的初步原理图、这将很有帮助、我们可以查看此原理图、验证电路是否正常工作、并优化 OPA2333-HT 和 ADS1278-HT 之间的 RC 滤波器。

    谢谢、此致、

    Luis  

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin：

    当在低速模式下使用器件时、当 fclk=1MHz 时、输出数据速率为数据速率(SPS)=1MHz/2560=~390SPS (根据数据表的表10)。 数字滤波器的标准化频率响应随调制器频率而变化。  如图55所示、如果器 件在 fclock=1MHz 的低速模式下使用、clk-div-1、则输出数据速率为390Hz、数字滤波器的带宽约为~μ V (0.453)*(390Hz)或176Hz。

    使用 CLKDIV = 1和 CLKDIV=0之间的权衡是器件的速度和输入阻抗、如表9、表10和图66所示。  当使用 clk-div=1的低速时、调制器以较低的 FMod=fclk/40频率进行采样、从而提供更高的输入阻抗。  图66给出了平均或有效输入阻抗与调制器频率之间的关系。   

    谢谢、此致、

    Luis

     

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Luis

    非常感谢您的快速回复、并提请我注意输入阻抗折衷。

    如果 Fmod 速度相对较低、我还想确认是否适合将低带宽运算放大器 OPA2333-HT (这是一种高温应用)与 ADS1278-HT 搭配使用

    因此、基本上我的问题是

    1) 1)输入端的开关电容器是否以25kHz (即 fclk/40)的频率切换？

    2) 2)如果是这种情况、350kHz OPA2333-HT 是否是 ADC 的合适驱动器？

    注意：我计划将 AINN 连接到缓冲的 Vcom、AINP 将是一个0-5V 信号、该信号的中心电压大约为2.5V、由 OPA2333-HT 驱动。  

    此致

    Martin

  • 0
    TI__Guru**** 2390755 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Luis

    很抱歉、您刚才注意到您还回答了运算放大器论坛中的问题、因此感谢您在上面的回答、我将在运算放大器论坛中回复

    https://e2e.ti.com/support/amplifiers/f/14/t/870181

    此致

    Martin