请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADC31JB68 您好！
我正在使用 Xilinx ZCU102板(FMC HPC1)测试 ADC31JB68EVM。
但我只能从 JESD204 IP 内核输出数据中读取串行 S0数据、S1看起来是随机数据模式。
此外、我发现读取数据看起来会跳转。 我已经连接了 PLL 配置和 ILA 波形。
Dan、您好！
我使用500MHz CLK 进行500MHz ADC 采样。
我还测试 
了斜坡测试模式。
谢谢、
Kiman
Kiman、您好！
我能够使用我们的数据采集卡(TSW14J56EVM)并使用您共享的设置来采集数据。 您是否按照用户指南配置了 ADC31JB68EVM？
您能否确保 JESD IP 配置为接受 ADC31JB68数据表第26页中所示的2条数据信道？
另请注意、多帧(K)中的帧数默认为32。
此致、
Dan
Dan、您好！
这是我的 Xilinx JESD PHY 和 JESD IP 内核配置。
每个通道的输出数据大小为32位、总数据大小为64位、GTH 参考时钟为250MHz。
图16似乎每个通道数据都是8位和250MHz 更新速率、并且使500 MHz 的数据为32位。
默认 K I 使用了16、需要根据您的建议更改32。
您能否查看我的配置、我不知道如何从 Xilinx JESD IP 内核设置 LMFS 2111。
Dan、您好！
我按照您的建议更改了 JESD204B 设置。
f=1、k=32
串行0数据看起来正常、我可以看到干净的正弦波。
但 Seral 1仍然是随机数据。
通道1串行0、JESD 输出速率为250MHz 32位、如果我拆分两个16位数据并进行干预、那么它会使500MHz 16位？
