This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1278-HT:通用 SCLK 和 CLK

Guru**** 2393725 points
Other Parts Discussed in Thread: ADS1278

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/869570/ads1278-ht-common-sclk-and-clk

器件型号:ADS1278-HT
主题中讨论的其他器件:ADS1278

我正在运行一 个慢速高精度 ADC 系统、采样率为400Hz、目标分辨率为16位。 有两个 ADS1278以菊花链形式连接在一起

我遇到的问题是处理器位于不同的电路板上、我有一个帧同步接口、我将其转换为差分接口、然后返回到单端、同时在两个电路板之间传输(大约40cm 的电缆)、SCLK 以1MHz 的频率运行

我想知道的是、在将 SCLK 和 CLK 引脚连接到非板载处理器提供的1MHz 时钟下时、是否存在问题? (我的空间非常短、因此希望避免 ADC 使用本地时钟源)

第二个问题是关于同步-启动时间不重要、我是否可以从 RC 滤波器和电源轨驱动 SYNC 引脚以在启动时保持低电平? 或者是否需要具有快速边缘?

此致

Martin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Martin:

    您可以为 CLK 和 SCLK 使用相同的1MHz 时钟;这将满足帧同步模式下的所有时序要求。

    我建议您将 ADS78的 SYNC 引脚连接在一起、并将其连接到 MCU 或 FPGA 上的 IO 引脚。  该引脚可用作复位功能以及同步功能、这在以菊花链形式链接2个或更多器件时非常重要。  我不会在这些引脚上使用 RC 滤波器;器件的正确同步/复位需要一个快速边沿。

    此致、
    Keith Nicholas
    精密 ADC 应用

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    非常感谢