This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1246:/DRDY 引脚保持低电平

Guru**** 2505765 points
Other Parts Discussed in Thread: ADS1246

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/885396/ads1246-drdy-pin-stays-low

器件型号:ADS1246

您好!

为了测试 ADS1246的基本功能、我创建了一个基本设置(请参阅随附的原理图)。 为了读取数据、我使用 ESP32。 我可以成功地读取和写入 ADS1246的命令寄存器。 但/DRDY 引脚保持低电平。 因此、我猜不会有转换在进行。 我的程序设计器执行以下操作:首先执行 RESET 命令、发送 sdata 命令、写回读寄存器、传输同步命令并轮询/DRDY 以使其变为低电平。 理想情况下、现在可以读取数据(在读取和3个 NOP 之后)。 但是、由于/DRDY 引脚始终保持低电平、因此我可以设置无效值。 我测试了两个芯片、它们表现出相同的行为。

希望您能帮我分析这个问题。

此致

David

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    启动例程中很可能存在一个小问题。 您是否发送 SCLK 以强制 DRDY 处于高电平?

    从第9.5.1.4节 DRDY 中删除:

    DRDY 引脚变为低电平后、在 SCLK 的第一个下降沿强制拉高(以便 DRDY 引脚可轮询为0、而不是等待下降沿)。 如果 DRDY 引脚在下降至低电平后不通过在 SCLK 中计时获取高电平、则在 tPWH 持续时间内的短高电平脉冲表示新数据就绪。

    我注意到的另一件事是 AINN 连接到 GND。 这将违反 PGA 的共模输入范围。  如果您有兴趣在 AINP 上执行单端测量、我建议将 AINN 绑定到中间电源(2.5V)。 有关更多详细信息、请参阅 数据表的9.3.2低噪声 PGA 部分。