This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1220:关于稳定时间和延迟

Guru**** 2392095 points
Other Parts Discussed in Thread: ADS1220

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/893517/ads1220-about-settling-time-and-latency

器件型号:ADS1220

大家好、

 

我有两个问题。

 

------

[第1季度]

我们使用两个差分信号(AIN0和 AIN1对、AIN2和 AIN3对)。

然后、我们想知道以下稳定时间。

 

我的猜测序列

AIN0和 AIN1对开启、AIN2和 AIN3对关闭

更改差分信号

AIN0和 AIN1对关闭、AIN2和 AIN3对打开

4.要达到稳定时间?uS (我们必须等待超过?uS)

5.AIN2和 AIN3对数据可用于 AD 转换

------

 

[第2季度]

我们想知道延迟(从输入模拟日期到输出数字数据的等待时间)。

如果您有任何信息、请告诉我们吗?

------

 

此致、

隐藏

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、隐藏、

    第一个问题的答案将基于所选的工作模式、即单次转换或连续转换。  在单次模式下、您将捕获转换结果并将多路复用器更改为下一个要转换的输入对。  然后、您将发出 START/SYNC 命令来启动转换、并在命令的最后一个 SCLK 下降沿至 DRDY 下降沿确定转换结果准备就绪之前的时间。  ADS1220数据表第8.3.5节中介绍了时序、转换时间在表11最右列中列为 tclk 周期的数量。

    如果在连续模式下运行、转换将在寄存器写入(WREG)命令更改多路复用器后重新启动。  连续转换模式的时间长度如表11所示。  该时间从 WREG 数据的 SCLK 的最后一个下降沿开始到 DRDY 的下降沿。

    为了在循环通过多路复用器通道时最大限度地提高吞吐量、最好在连续模式下运行、并在读取前一转换结果的同时发送用于更改多路复用器的 WREG 命令。  ADS1220数据表第38页的图66显示了该过程的示例。

    第二个问题是更难回答的、因为转换方法是通过对输入信号进行过采样(正常模式下为256kHz)、将采样输入数据作为调制器位流的一部分并通过数字 FIR 低通滤波器进行处理。  因此、ADS1220等 Δ-Σ 转换器通常用于直流或慢速信号应用。  从输入信号到输出数据结果的延迟取决于信号在每个数据周期内的变化位置。 一种简单的方法是获取一个阶跃变化周期的一些平均值。 根据阶跃发生的时间、将确定对平均值的影响。

    对于 ADS1220、每个转换结果都被视为完全稳定且有效的数据、其结果的输出数据速率为选定的输出数据速率。

    此致、

    Bob B

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob-San:

     

    感谢您提供信息。

     

    [第1季度]

    我知道不清楚稳定时间和等待时间会因所选的工作模式而有所不同。

     

    [第2季度]

    我知道没有明确的延迟时间,因此必须衡量“一种简单的方法来看待这一点,就是在一个有阶跃变化的时间段中取一些平均值”。

     

    如果我的理解有误、请告诉我。

     

    此致、

    隐藏

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、隐藏、

    [Q1]稳定时间主要由外部模拟电路决定。  转换结果的每个输出将在采样周期内有效并完全稳定、这也称为单周期稳定。  因此、ADS1220不存在滤波器延迟、这与使用高阶 sinc 滤波器的其他 Δ-Σ ADC 可能存在的延迟类似。

    [Q2]我做了一个快速绘图。  该图不是按比例缩放、但它应该显示我所讨论的内容。

    最上面一行表示256kHz 的输入采样、是调制器的1密度输出。  第二行表示20sps 的时间段、第三行表示1000sps 的时间段。  每个脉冲表示何时准备好检索转换结果。  底部的行指示实际的模拟输入。  在20sps 周期内、输入发生多次变化、但转换结果是单个代码。  在1000sps 时、输出将更密切地跟随输入。

    您可能会发现本文对您有所帮助:

    http://www.ti.com/lit/an/slyt264/slyt264.pdf

    此致、

    Bob B

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Bob-San:

     

    感谢您提供始终如一的支持和详细信息。

     

    [第1季度]

    我知道稳定时间主要由外部模拟电路决定。

     

    [第2季度]

    我知道会发生"单周期的 ADC 周期延迟"、延迟时间取决于数据速率。

    然后、我必须根据您的意见测量实际延迟时间。

     

    [您的意见]

    从输入信号到输出数据结果的延迟取决于信号在每个数据周期内的变化位置。

    一种简单的方法是获取一个阶跃变化周期的一些平均值。

    根据阶跃发生的时间、将确定对平均值的影响。

     

    [图像]



     

    此致、

    隐藏

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、隐藏、

    我想再作一项评论。  Δ-Σ ADC 的延迟也取决于所使用的数字滤波器类型。  一些器件将具有正弦滤波器。  当正弦滤波器与多路复用器一起使用时、滤波器的阶数将决定数字滤波器稳定之前所需的时间长度或数据样本数。  例如、当使用 SINc4滤波器时、在多路复用器更改后、需要4个周期才能完全稳定数据、并且数据在第5个周期有效。

    ADS1220使用 FIR 数字滤波器、数据在每个转换周期结束时有效。  当使用 ADS1220多路复用通道时、数字滤波器会在多路复用通道发生变化时自动复位。  DRDY 的下一个下降沿发出信号、表明数据可用、且数据完全稳定且有效。  因此、在这种情况下、所有数据都是有效的、并遵循所选的数据输出速率。  使用 ADS1220时、由于数字滤波器、没有额外的延迟。

    此致、

    Bob B