This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/966719/adc3421-maximum-capacitance-on-vcm
您好！
我可以在 VCM 引脚上放置的最大电容是多少？ 我正在使用 VCM 对交流耦合输入进行偏置、我会在通道之间得到一些串扰和噪声耦合-我相信是通过 VCM 实现的。 目前、我看到 VCM 上的噪声约为15mV。 我希望可以消除大量噪声、因为它将是共模、但似乎对信号仍有一些影响。
谢谢
是的、VCM 可以是串扰和干扰的典型导管。 通常、我们使用0.1uF 进行旁路。 如果需要/需要、可将其增加至1uF。 该引脚上没有指定的最大电容。
-RJH
是否可以向您发送我的原理图以供查看？ 我已将其附加到该帖子中。 我正在考虑针对每个 ADC 输入分别使用 OPA4991来缓冲 ADC 的 VCM。 我不确定是否有必要这样做、因为通道之间的任何串扰都应显示为共模。
Daniel、您好！
我已经查看了您的原理图、并有一些意见。
似乎正在使用一个线数据输出。 请根据数据表第44页的表3确保采样时钟速率不低于15MSPS。
正如您提到的为 VCM 添加缓冲器时、我并不完全相信这是必需的、但这是最安全的途径。 VCM 具有10mA 的驱动能力、因此我认为这也不应该成为问题。
此致、
Dan
是否有任何方法对 TINA 中共模噪声的影响进行仿真？ 我们将使用100MHz 参考时钟在25MSP 上采样、并在 ADC 中将其除以4。 我不确定应如何设置寄存器0x13。 我们可以将低速使能设置为00或10。 不清楚这是怎么做的。 最后、使用斩波或抖动功能是否会增加相位噪声/采样抖动？
谢谢、
Dan、您好！
我不知道 VCM 噪声是如何仿真的、因为它可能会对采样的 ADC 输出数据产生影响。 如前所述、如果 VCM 噪声在两个差分输入(P/N)上都很常见、则应在采样过程中有效地减去该噪声。
对于寄存器0x13、请写入0x02 (1线、25 MSPS)。 当采样率较低时、该寄存器有助于确保产生数据串行化时钟的片上 PLL 保持锁定状态。 由于您刚好处于25MSPS 的边界、我将继续按照所述设置该寄存器。
抖动和斩波器不会影响相位噪声性能。
我还想知道、我的模拟输入驱动电路是否需要任何额外的串联电阻或额外的滤波器来最大限度地减小 ADC 反冲噪声的影响？ (请参阅数据表的第67页)。 我的驱动电路已连接。
谢谢、e2e.ti.com/.../6013.TI-adc-review.pdf
您在 FDA (U21)的输出端似乎有一个1.5MHz LPF 抗混叠滤波器、因此这应该会为反冲噪声提供一些衰减。 在需要一些串联电阻的情况下、在 U8 ADC 的模拟输入引脚(引脚8、9、12、13、30、33、34、35)上放置0 Ω 串联电阻是谨慎的。
此外、查看第67页的图183、包括39nH/50欧姆 LPF 和50ohm/22pF/50ohm LPF 滤波器、可提供针对反冲噪声的最大衰减。 需要调整这些值以确保满足抗混叠要求。 但是、由于与此系列中的其他器件(高达125MSPS)相比、采样率相当低(25MSPS)、 我认为反冲噪声不是一个关键问题、因为大多数噪声将在采样过程的采集阶段(Ts/2)内衰减。
在这种情况下、我认为您可以为上述两个滤波器添加脚印(如果尺寸限制允许)、但只能在需要时使用。
希望这会有所帮助。
