This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/959827/adc32rf45-how-to-calculate-lane-rate-for-byapss-mode-lmfs-8224-and-adc-fs-is-2500mhz
如何计算 LMFS=8224模式旁路模式下的通道速率
ADC 频率为2500MHZ、SYSREF 为2.4414062MHZ、通道数为8。
您好、Ravindra、
如 ADC32RF45数据表的表14所示、 针对这个模式的比率[fSerDes/fCLK (Gbps/GSPS)]为5。 因此通道速率为5*2.5 = 12.5Gbps。
此致、
Vijay
谢谢你、Varma、
ADC32RF45数据表的表14中给出的通道速率为 [fSerDes / fCLK (12.5Gbps)、但该通道速率为每通道12.5Gbps 或8通道速率为12.5Gbps (12.5/8为每通道1.5625Gbps)。
我使用的是 jesd204b Xilinx IP、因为它要求设置通道速率。 我是否需要提到通道速率为12.5Gbps 或 1.5625Gbps？？ 请尽快答复。
"通道速率"通常意味 着每个通道的位速率。 这就是表14中 ADC 数据表中提到的方法。 每通道12.5Gbps。 所有8个通道的总位速率组合为12.5*8=100Gbps。
如果 Xilinx IP 请求通道速率、我认为应将其设置为12.5Gbps。 我假设在配置中单独输入通道数。
通道速率问题已解决。 在 ADC32RF45数据表中、很少提到寄存器、但在这里为配置 GUI 提供了数据表中没有的更多 ADC 配置寄存器。 请提供 ADC32RF45的完整寄存器集相关信息。
对于硬件复位的 ADC 配置、需要配置许多模拟调整寄存器。 对于所有模式、此配置都是固定的。 这些寄存器是 TI 内部的、文档中未对此进行说明。 数据表中介绍了所有数字寄存器(与客户相关)。
谢谢、
我将 ADC32RF45配置为 fs=2500MHz 并且旁路模式8224 (通道速率为12.5gbps)。 我计算 了 SYSREF (FS/LMFC)、即2500/1024=2.44140625Mhz。 是否要使用任何其他 SYSREF 频率值以获得更好的性能？
如 www.ti.com/.../sbaa221.pdf 中的表2所示、
对于8224模式、SYSREF 应为 FS/LCM (64、4×K)/N、并且可以选择 N、使 SYSREF 频率小于5MHz。
您选择的频率满足这些条件。 它将提供最佳性能。 此外、SYSREF 可在初始启动后关闭、以避免板载耦合到 ADC 输入和时钟等关键射频信号。
感谢 Vijay 提供的良好支持、
我在 ADC32RF45 (旁路模式8224、FS=2500MHz)上工作、并连接到 Xilinx jesd204b IP。 我在 jesd204b IP 接收器处遇到持续通道错误。
我使用 LMK04828为 ADC 和 JESD204B IP 计时。 在 LMK04828中、我将所有时钟输出类型配置为 LVDS。 时钟输出类型 LVDS 是否正常？ 或者我需要选择其他类型、如 HSDS 或 LVPECL。
需要为 ADC (LVDS 或 LVPECL 或 HSDS)提供哪种类型的时钟输出格式？
类似地、针对以下项的时钟输出格式：
SYSREF 和 JESD204B IP 时钟？
在 EVM 上、我看到 FPGA 参考时钟(JESD IP 时钟)和 SYSREF 的 LMK 输出格式为 LVDS。
对于 ADC 时钟输入、 使用 LVPECL 2000mV 格式。 这是 EVM 上的交流耦合。 该格式用于从 LMK 获取最大差分摆幅。
对于 ADC SYSREF、使用 LVDS。
请验证 ADC 时钟是否为交流耦合、并尝试 使用 LVPECL 2000 mV 格式作为 ADC 时钟。
