This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC34J45:JESD 链路

Guru**** 2389300 points
Other Parts Discussed in Thread: ADC34J45
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/962436/adc34j45-jesd-link

器件型号:ADC34J45

大家好、

我的客户对 ADC34J45有疑问。 他们正在尝试描述 FPGA 和 ADC 之间 JESD 链路的特征、并想知道当他们在传输层中选择 PRBS15测试模式时、是否可以绕过8b/10b 编码。 FPGA 具有 PRBS 模式检测器*Before * 8b/10b 编码。 我们知道这可能是数据流的直流平衡问题,但它允许对链接进行某种级别的测试。

谢谢、
Mitchell

 

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mitchell、

    我在数据表中看不到禁用8b/10b 编码的方法。 我将与我们的设计团队核实这是否可行。

    此致、

    Dan

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Dan、您好!

    您在这里有任何更新吗?

    谢谢、
    Mitchell

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Mitchell、

    感谢您的耐心等待。 根据设计团队的反馈、不能禁用8b/10b 编码。

    此致、

    Dan