请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
器件型号:ADS7864
我想连续接收来自6个通道的数据。
ADC 由 FPGA 控制。
将四个 ADS7864s 连接至一个 FPGA。
为此、您需要尽可能减少连接到 FPGA 的控制引脚数量。
如果使用 FIFO 模式或周期模式、我可以保存3个引脚 A0、A1、A2吗?
是否有任何方法可以节省更多的引脚数?
提前感谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.