• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 133 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DL3200：交错杂散：如何降低其功率级别

admin
Guru**** 2581355 points
Other Parts Discussed in Thread: ADC12DL3200

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/961165/adc12dl3200-interleaving-spurious-how-to-reduce-its-power-level

器件型号：ADC12DL3200

您好！

我将在单通道模式下使用2GHz 的采样时钟测试 ADC12DL3200。

我已附上输入频率为3691.406MHz 的数据和 FFT 图。

从和图中可以看出、在 FS-Fin =(2000MHz - 308.595MHz =1691.405MHz)时存在交错杂散。 这种伪波限制了 SFDR 参数。

如何降低杂散电平？  


这种假信号的来源是什么？

两个 ADC 内核之间的增益或时序不匹配 可能会导致这种伪波？

根据 txt 文件中的数据、您能否判断增益或时序不匹配？

从数据表中可以 看到组0、1 ECC 的精细增益调整。


在这种情况下、它是否有用？ e2e.ti.com/.../ADC3_2D00_U2_5F00_J4_2D00_J5_5F00_3691.406MHZ_5F00_1.47DBM_5F00_000.txt

应​​将哪些值加载到该寄存器中？

提前感谢您。

此致。

Matteo

 

  • 0
    TI__Guru**** 2581355 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这是 ADC 数据。

    您的能力。

    Matteoe2e.ti.com/.../0523.ADC3_2D00_U2_5F00_J4_2D00_J5_5F00_3691.406MHZ_5F00_1.47DBM_5F00_000.txt

  • 0
    TI__Guru**** 2581355 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matteo、

    您是否正在进行 ADC 内核校准？ 请参阅数据表的第7.3.2.2和7.4.7节。 您的第一个附件中包含哪些数据？ 我不清楚。

    此致、

    Jim

  • 0
    TI__Guru**** 2581355 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Jim、

    是的、我在开始数据采集之前应用前台校准。

    在我的第一封邮件中、我附上了3691.406 MHz 输入信号的 FFT 图、在第二封邮件中、我附上了该输入信号的数据采集。

    Matteo

  • 0
    TI__Guru**** 2581355 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Matteo、

    分析完数据后、模拟计时可能会出现问题。 如果您在前台校准模式下运行并使用 CHA 输入、请尝试调整两个交错式 CHA ADC 时序寄存器0x314和0x315。 在 观察 数据的同时、我将从其中一个的默认值一次提升和降低16位开始。

    此致、

    Jim