• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 1022 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TSW14J57EVM：Arria 10 Quartus 项目

admin
Guru**** 2770905 points

Other Parts Discussed in Thread: TSW14J57EVM, AFE7422, AFE7444

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/952856/tsw14j57evm-arria-10-quartus-project

器件型号：TSW14J57EVM
主题中讨论的其他器件： AFE7422、 AFE7444

大家好、

我们正在评估采用 TSW14J57EVM 的 TI 射频收发器。 在使用 HSDC Pro 为 TSW14J57加载固件时、在收发器中成功建立 JESD204B 链路。

在将自定义 SOF 文件加载到 TSW14J57EVB 时、JESD204B 链路未建立。 如果我们获得 TSW EVB 的参考 Quartus 项目、将会非常有帮助。

谢谢。

  • 0
    TI__Guru**** 2770905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们与 TSW14J57EVM 合作的射频收发器是 AFE7422。 请分享 TSW14J57 + AFE7422 EVM 的 Quartus 参考设计。

    谢谢。

  • 0
    TI__Guru**** 2770905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../TSW14J57RevE_5F00_16L_5F00_XCVR_5F00_ADCBRAMDACDDR.zipPreethika、

    已连接固件。

    此致、

    Jim

  • 0
    TI__Guru**** 2770905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jim、您好！

    我们尝试在模式9中配置 AFE7422。
    模式9配置如下：
    fDac - 5898.24 MSPS
    fAdc - 2949.12MSPS、(fdac/fadc 分频因子为3)。
    LMFSHd_24410。

    在 FPGA 设计中(通过 JTAG 在 TSW14J57EVM 中加载定制构建)、
    我们有的  
    LMFSHd_24410
    K = 16
    SCR = 0。
    JESD204B 通道速率- 9830.4Mbps。

    在 TSW14J57和 AFE7422 EVM 中加载了上述配置文件的情况下、
    我们观察到以下情况：
    AFE7422中正在发生 LMK_Lock。 也可以通过 FMC 在 FPGA 中接收时钟。
    我们正在从 FPGA 生成和传输音调。  
    JESD204B 链路成功。 由于 JESD Sync_n 是稳定的并且通过 Quartus Signaltap Analyzer 验证了 JESD_LINK_DATA 中传输的音调。

    但问题是、  
    1、我们无法观察 DAC 输出(IOUT_A 或 IOUT_C)中的频谱

    为了确保设置正常、我们使用 HSDC_Pro GUI 加载了 TSW14J57EVM、并向 AFE7422传输了一个音调。 已验证频谱分析仪中的 DAC 输出。 没关系。

    我们是否遗漏了任何东西？ 我们怀疑问题出在 AFE7422编程上。 请帮助我们确定确切的问题。 另外、让我们了解确切的序列以及 JESD204B RX 和 Tx 配置参数、例如 SCR、K、N、N_PRIME、 等等

    此外、如果我们获取 SPI 配置文件、也会有所帮助。

    谢谢。

  • 0
    TI__Guru**** 2770905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Preethika、

    我不熟悉此固件或 AFE 板。 固件 只能与某些 JMODES 配合使用。 我将此帖子传递给另一位工程师、该工程师可以帮助解答 AFE 问题、以防这是您唯一的问题。

    此致、

    Jim    

  • 0
    TI__Guru**** 2770905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Preethika、

    正如您提到的、对于 HSDC Pro 的 TI 默认固件、Tx 输出符合预期、请验证自定义固件中使用的链接参数。 对于 mode9 Tx ini 文件、我看到：

    SCR = 0、K = 16、N = 16、NPRIME = 16。  

    此外、要手动复位 DAC JESD 链路 、请导航 至   GUI 中的高级面板、然后 按下    DAC 标签下方的按钮、如视频所示：    

    此致、

    Vijay

  • 0
    TI__Guru**** 2770905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是 Vijay、

    根据模式9 Tx ini 文件、我们将主 JESD IP 内核参数设置为：  

    L = 4、

    M=8、

    f=4、

    N=nTotal = K = 16、

    S = 1、

    SCR = 0。

    根据 AFE7422、对于模式9、JESD 参数为  

    LMFSHd_24410。

    我们观察 JESD 配置参数的差异。  

    我们使用的 HSDC Pro 和 AFE74xx GUI 版本是：

    HSDC 专业版：

    GUI 版本：v5.00
    DLL 版本：0.1
    固件版本：0.6.
    修补程序5.00.02

    AFE74xx GUI：

    版本：2.2.9
    编译：2019年11月6日

    是否有任何我们缺少的 Gui/补丁？ 已附加 AFE74xx_TX_mode9.ini 文件供您参考。 我们仍然无法观察 DAC 输出端的频谱。

    此外、如果我们收到您的反馈、请分享 SPI 寄存器序列、以便通过 FPGA 的 SPI (通过 FMC 接口)对 AFE74xx 进行编程。

    谢谢。

      

    e2e.ti.com/.../AFE74xx_5F00_TX_5F00_Mode9.ini

  • 0
    TI__Guru**** 2770905 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Preethika、

    INI 文件是为4T4R 器件 AFE7444创建的。 AFE7422 是同一系列的2T2R 器件。 在 ini 文件中、L 和 M 加倍、以便用于 AFE7444。

    在 AFE74xx GUI 中点击"Run Complete Start-Up Sequence"按钮后、所有寄存器的写入/读取将保存在"C：\Users\Public\Documents\Texas Instruments\AFE74xx\Configuration Files\Run Complete Startup Sequence.cfg"中的 SPI 配置文件中。 这可用于通过 FMC 接口加载 SPI 寄存器序列。  

    此致、

    Vijay