This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS7057:通过 SPI 接口设置 ADC 的采样率。

Guru**** 1129500 points
Other Parts Discussed in Thread: ADS7057
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/952875/ads7057-setting-sampling-rate-of-the-adc-through-the-spi-interface

器件型号:ADS7057

我的应用要求是使用连接到 STM32芯片的 ADS7057设计采样率为500kHz 的数据采集记录仪。 我的输入信号是单端双极信号,我正在尝试使用此处的应用手册参考  。  

  • 从数据表中可以看出、典型转换时间为18 x tclk、其中 tclk 为16.66ns (我猜是60MHz SPI 线路)、最小转换时间为95ns。 如果采样频率为转换+采集时间、则转换时间的典型值为95ns +(18 * 16.66ns)、这是2.5MHz 的最大采样频率。 如果我想将其设置为500KHz、 我是通过降低 SPI 线路的速度来增加转换时间、还是仅针对给定的采样率在控制器上设置中断?

  • 在基准组件选择的第3页中、为特定的输入信号和采样率选择了 Rfilt 和 Cfilt。 (250kHz 和2.5Msps)的应用工程师。 这些值是否仍然适用于采样率为500kHz 的190Khz 信号?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    有多种方法可以降低该器件的采样率1. 延长采集时间2. 降低时钟速率

    采样率定义为两个 CS 下降沿之间的时间、即周期时间。 为了延长采集时间、您应保持该时钟速率不变、并将 CS 保持在高电平更长时间。 另一个选项是降低时钟速率。 为此、它基于所需的500KSPS = 2us 采样率、然后计算 SCLK =(2us - 95ns)/18 =~105ns、这将是您的时钟周期、或以赫兹为单位、将是 ~9.5MHz

    模拟工程师计算器是在线提供的免费工具 。 您可以根据任何采样率下载并检查 Rfilt 和 Cfilt 值。