• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 1 订户
  • 视图 349 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS1293EVM：信号调节和预放大电路设计

admin
Guru**** 2771115 points

Other Parts Discussed in Thread: ADS1293EVM, ADS1293

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/906358/ads1293evm-signal-conditioning-and-pre-amplification-circuit-design

器件型号：ADS1293EVM
主题中讨论的其他器件： ADS1293

你好。 我一直使用 ADS1293EVM 作为获取 EMG 信号的平台。 我目前正在使用信号发生器测试 EVM、发现 ADS1293可解决的最低电压约为1mV (采用我的当前实验设置)。 我希望 ADS1293EVM 的输入大约为20mV 峰间值、并为此设计一个预放大电路。 使用信号发生 器进行测试后、我想使用此电路从人体获取 EMG 信号、并希望使用 RLD 配置来降低共模噪声。

如果我将差分放大器或仪表放大器用于预放大器部件、我是否仍可以使用 ADS1293上的 RLD 放大器来降低共模噪声？ 或者、我必须设计自己的 RLD 电路吗？

我在这篇文章中附上了两个电势电路的高级方框图。

谢谢、此致、

Ganesh Raam

  • 0
    TI__Guru**** 2771115 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Ganesh、

    感谢您的发帖。

    如果您决定添加一个预放大级、则可以使用具有 CM 检测功能的 RLD 电路、如图 b 所示。也就是说、每个通道输入上的共模噪声将包括来自前置放大器级的任何噪声以及 ADS1293中的内部 INA。 CM 缓冲器在 CMOUT 引脚上输出、然后您可以将其路由回反相放大器拓扑中的 RLD 放大器。

    此致、

  • 0
    TI__Guru**** 2771115 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ryan、

    感谢您回复我的帖子。 我有几个后续问题：

    1.我想为我的前置放大器和 ADS1293的模拟组件使用相同的电源。 由于我想使用 ADS1293软件可视化我的信号、是否可以将电池用作模拟电源(VDD)和 USB 连接作为数字电源(VDDIO)？ 根据 ADS1293EVM 用户指南第10-12页的原理图、这似乎不可能实现、因为 JP3将 VDDIO_3P3V 和 BATT_LDO_OUT 端子短路。

    由于模拟(AGND)和数字接地(DGND)通过0欧姆电阻器短接、这意味着信号调节电路将受到 DGND/USB 接地波动的影响。 是否有办法隔离 ADS1293EVM 板上的 AGND 和 DGND 端子？ 还是只能通过创建具有隔离式 AGND 和 DGND 端子的单独设计来实现？

    3.如果我包含一个预放大电路、我必须在单端配置中使用 ADS1293 INA、其中 INA+端子连接到预放大电路的输出端。 在单端模式下、我不确定是必须将 INA-端子连接到 GND 还是通过 TEST 引脚连接到 VREF 测试端子。 我还可以使用伪差分配置、其中两个电极的信号单独放大、这些放大的信号作为输入馈送至 ADS1293EVM 板的 INA。

    4.在尽量减少共模噪声方面，最好使用单端配置还是伪差分配置？

    此致、

    Ganesh

  • 0
    TI__Guru**** 2771115 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、 、

    是否可以帮助解决此问题？

    谢谢、此致、

    Ganesh

  • 0
    TI__Guru**** 2771115 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Ganesh、

    请原谅我的回答延迟。

    1. 您是正确的、但您可以进行一些修改。 如果您卸载了电感器 L2、您可以将一根导线从 JP3[2]跳到 C12/13/14的顶部。  
    2. VSS 和 VSSIO (模拟和数字接地)最终必须连接在一起。 目的是使这两个电压完全相同。 为了减少噪声耦合、在尽可能靠近芯片本身的位置将它们连接在一起通常很有帮助。 在布局中、需要非常小心地分别放置模拟和数字组件、并使其布线保持隔离。 如果放置正确、则最好使用实心接地层为返回电源的电流提供最直接的路径。
    3. 我不确定是否遵循此处的选项。 也许答案是4。 帮助。
    4. 伪差分将允许对两个输入施加相同的共模电压、并改善 CMRR。

    此致、