• 状态 Resolved
  • 已锁定 已锁定
  • 回复 7 回复
  • 订户 1 订户
  • 视图 773 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AMC1304L25：AMC1304L25输出 LVDS 差分电压

admin
Guru**** 2837190 points

Other Parts Discussed in Thread: AMC1304L25, AMC1204

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/906639/amc1304l25-amc1304l25-output-lvds-differential-voltage

器件型号：AMC1304L25
主题中讨论的其他器件： AMC1204

大家好、团队成员

我在新设计中使用 AMC1304L25 (LVDS 输出)。

根据数据表、LVDS 输出幅值约 为350mV (典型值)。

我想知道该值是峰峰值还是半波振幅？

我在实验室中测量该器件的输出、输出信号峰间电压电平约为1V。

这是正常的吗？  

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Gabriel、

    您是否使用数据表中指定的100欧姆差分负载进行测量？  

    遗憾的是、我们目前还没有一种简单的方法来研究这一点、因为它需要一些收发器和访问实验。  

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Alex

    不、我正在从原型进行测量。 AMC1304输出 LVDS 输出的负载是 FPGA GPIO (但该 GPIO 可以配置端接电阻值、我们选择了100欧姆端接)。  我只想确保在输出中看到1Vp-p 电压是正常的。

    顺便说一下、客户将感应电阻器放置在 IPM 附近、由于空间限制、客户无法将 AMC1304放置在电阻器附近。

    所以他们必须将差分迹线从 IPM 路由到 AMCdevice，在这种情况下，我应该注意到什么？

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Gabriel、

    该端接在 FPGA 中是差分端还是单端端端？ 100欧姆负载应是差分负载、如果没有100欧姆负载、较高的峰间电压就不会让我感到意外。  

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Alex

    我假设 FPGA 具有100个差分负载。

    数据表中提到的100phm 负载是否也是差分负载？

    我找到了一个应用手册、其中提到了使用4mA 电流的恒流输出的 LVDS。

    AMC1204输出是否是电流为4mA 的恒流输出结构？

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Gabriel、

    我从团队获得了一些意见、以帮助您解决问题。  

    确保 LVDS 接口端接至兼容 LVDS 的 IO 端口。  它将设置正确的阻抗(差分100欧姆)以及共模电压。 如果您不使用符合 LVDS 标准的 IO 端口、则可以在两者之间使用 LVDS 至 CMOS 收发器、或者也可以使用 AMC1304的 CMOS 版本。  

    我们正在研究验证您的另一点。  

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Alex

    感谢您的回复。

    首先、我想知道 LVDS 输出是否是恒流输出拓扑？ 因此、如果 FPGA 电阻高于100欧姆、这将导致电压摆幅高于数据表中列出的100欧姆电阻值？

  • 0
    TI__Guru**** 2837190 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Gabriel、

    没错。