请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS54J60 主题中讨论的其他器件：ADS54J69
你好
我已经介绍过几篇类似器件的文章和数据表、我有一点迷路：
我将4222配置中的 ADS54J69与 aria10 Altera/Intel FPGA 搭配使用。
在 FPGA 中、我实现了 Altera JESD204b IP。
如果我不选择"字节和位反转"、则表示 IP 假定它在特定通道上首先接收最低位形式的最低字节
我设法获得了一个"链接"和接收到的数据。
不过、在再次读取数据表时、我认为 ADS54J69首先发送最高字节的最高位。 如果我检查 FPGA 中的选项以通知 FPGA、它将首先期望最高字节的最高位、但我没有成功建立链路。 IP 仍会发出 SYNC 信号。
遗憾的是、我未能打开评估平台的 FPGA 参考设计。 对于 Quartus 18.1、这似乎不能直接工作。
如果通过更改、您有一个适用于此器件4222模式的配置文件、它还可以为我提供很多帮助、并在我这边节省很多时间。
谢谢
Nicolas
