[参考译文] ADC12DJ3200：ADC 斜坡测试模式

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADC12DJ3200

根据数据表、斜坡测试模式在使用的每个通道上以8位的形式发送样本。

当 ADC 配置为 JMODE0和 JMODE2时、是否会在哪一层观察到斜坡模式？

JESD204B SERDES 层还是链路层或传输层？还是在所有层上？

希望尽快收到您的回复。谢谢。

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

New2Day、您好！

数据表的第7.4.5.3节"斜坡测试模式"详细解释了您的问题。这是信息。

在斜坡测试模式下、JESD204B 链路层正常工作、但传输层被禁用、格式化板的输入被忽略。在 ILA 序列之后、每个通道传输一个从0x00到0xFF 递增并重复的相同八位位组流。

此致、

Neeraj

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我了解斜坡波形的工作原理。

我的问题是在哪里可以观察到斜坡模式。

是否应在每个物理通道(SERDES)上观察到斜坡模式？

例如、该 ADC 的通道 A0至 A7和 B0至 B7？或

2.是否应在接收端(Intel A10 FPGA)的链路层(256位)而非通道上观察到该问题？

例如、使用您的参考 A10_ADC12DJxxxx_！

我观察到的是 RX 链路层数据输出(256位总线)上显示的斜坡模式。

SERDES 层输出(256位)不是8位斜坡模式。

3.对吗？

0 admin 5 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

由于您使用的是8通道 JESD 模式的 JMODE0和 JMODE2、因此您将看到通道 A0至 A3和 D0至 D3上的斜坡。

2、您应该在每个通道上接收8位斜坡、这是一个重复斜坡、这意味着从0计数到256、然后返回0、依此类推。

此致、

Neeraj

数据转换器（参考译文帖）(Read Only)