[参考译文] ADC 器件选择

Jame、  

请指定您正在使用的器件的器件型号。  

优素福

 您好、Yusuf、

我不确定要为我想要的设计选择哪个器件型号。

通过 MCU 控制、ADC 转换值首先保存为文本文件。

然后、从 PC 程序中读取文本文件、结果值以图形形式显示。

我认为规格如下。

----------------------------------------

ADC 转换时间：(最小值) 1us      (最大值) 0.1us

ADC 转换速率：(最小值) 1Msps  (最大值) 10Msps

ADC 分辨率位  ：(最小值) 12位    (最大值) 16位。

ADC 输入通道：(最小值) 2通道    (最大值) 4通道

ADC 输入频率：10MHz ~ 300MHz

ADC 输入类型：单端

MCU 接口：SPI

----------------------------------------

从 TI 选择 ADC 器件进行搜索有困难。

Q1>哪种精密 ADC 与高速 ADC 是合适的？

Q2>我不知道要选择哪种架构。

    i.e) SAR、Δ-Σ、流水线………

Q3>请帮助我选择适合我的应用的 ADC 器件。

此致、
Jame、Shin

您好、RJH、

感谢你的答复。

从选择16位 ADC 器件的起点、我将继续前进。

我之前只使用 TI 32位 MCU 中内置的 ADC、但选择单独的 ADC 器件时遇到很多问题。

Q1>如何在 ADC 器件(JEDS204B 与 LVDS 并行) 和 MCU 之间进行连接？

Q2>我想创建一个 ADC 采集数据结果的文本文件、其中包含我为设计 GPR 设备所做的准备。

    其原因是简化开发设计。

    建议您的想法和想法。

Q3>您建议的 ADC 器件不是免费的。

    将开发规格成本降低一步。

    (修改规格)

    ----------------------------------------

    ADC 输入频率：10MHz ~ 100MHz

    ADC 输入通道 l：高达4Ch (min)~ 8Ch (max)

    ----------------------------------------

   请您再次说明选择 ADC 器件的起点吗？

Q4>为什么不能将其用作精密 ADC 器件的设计应用？

此致、
Jame、Shin

您好、RJH、

RJH_a>您可能能够、并且您的 MCU 接口可能会指示精密 ADC。  

我更改了精密 ADC 器件的透视方向。

我搜索了 TI 器件(精密 ADC)。

您好、Collin、

感谢你的答复。

我理解您的说法、但请回答以下问题。

Collin _a>精密 ADC…通常不意味着...带宽通常不会超出采样频率范围。  

Q1>对于 THS1206 (精密 ADC)、模拟输入规格在差分(典型值) 96Mhz、单端(典型值) 54MHz 数据表中指定。

      THS1206器件的带宽是多少？

Q2>请建议使用一个器件将10MHz ~ 100Mhz 信号从精密 ADC 器件转换为 ADC。

Q3>如果 Q2>中的问题未得到解答，请建议使用一个器件来解决。

此致、
Jame、Shin

您好 Jamie、

1)  THS1206基于速度被认为是精密 ADC 的高端产品、但根据应用和操作、它更像我们之前提到的高速 ADC。  它实际上具有高于采样率的模拟带宽、可用于欠采样。

2)  THS1206是否满足您的要求？ 您在数据表中找到的是正确的。

您好、Collin、

感谢你的答复。

为了帮助我理解，请回答问题编号“qn>”的“In response”“an>”。

Collin_1) THS1206 。 。 它实际上是... 高于采样率和 CAN 的模拟带宽。  欠采样。

    Q1>我担心精密 ADC 器件的带宽不够宽。

        THS1206的实际模拟带宽范围是多少？  (单端和差动)

Collin_2) THS1206 是否满足您的要求？

        a1>否、我需要 ADC 位14位高达16位、采样率1Msps 高达5Msps (同步采样)。

Q2>请建议为应用推荐的 ADC 器件。

此致、
Jame、Shin

您好 Jamie、

我们在上一个帖子中讨论了 THS1206的模拟 BW、并确认数据表正确。  我已将其粘贴到下面以供参考。  与高速 ADC Russell 更像前面提到的 THS1206函数、该函数在该线程的早期阶段引导您。

如果上述器件选择 Russell 无法正常工作、也无法使用任何 THS1206选项、则我们可能无法准确满足您的需求、并且可能需要在器件特性或性能方面做出一些折衷。  

您好、Collin、

Collin _Said >如果提到的器件选择 Russell 不起作用……

       Q1> Russell 是谁？ 或者我不知道这意味着什么。

       Q2>我看到了您之前在数据表中捕获的模拟输入内容。

           我 不知道 BW

您能否向上一帖子解释该问题未得到解答？

此致、
Jame、Shin

您好、Collin、

这是您在上一个帖子中询问的答案。

Collin_Q> THS1206 是否满足您的要求？

        -12Bit，4通道同步采样 ADC，接口：并行，  架构：管道

Jame_a>不、我需要 ADC 位14位高达16位、采样率1Msps 高达5Msps (同步采样)。

我现在看一下精密 ADC 器件的 ADS8555数据表。

Collin (Vendor's Russell)、

Q1>我不确定与奈奎斯特理论相关的模拟输入频率带宽(<50MHz)有何关系。

      请清楚、详细地解释？

Q2>详细解释您的意思是不欠采样。

      我知道的采样频率低于。

每秒采样频率=(ADC 分辨率位+ ADC 输入电容的充电/放电时间位)*采样率

i.e)采样频率时钟=(16位+ 4位)* 630KSPS (AD8555)= 12.6Mhz

此致、
Jame、Shin

Jamie、

1)  大多数精密 ADC (采样率< 5MSPS、SPI/并行接口)在其第一奈奎斯特区域(Fs/2)的带宽内具有采样信号的主要应用。  因此、在大多数应用中、1MSPS 精密 ADC 的典型最大信号带宽为500kHz。  这是这些产品的主要应用、因此它们的几乎所有数据表规格都基于该频段中的运行。  

该产品系列的一些高速器件还将指定-3dB 小信号带宽(例如、ADS8555规范近50MHz 的小信号-3dB 带宽、THS1206规范的96MHz)。  除了奈奎斯特采样应用外、这些器件还可用于欠采样应用、但正如您所发现的、我们的产品不能完全满足您请求的高100MHz 频率输入的带宽、分辨率和同步采样需求。  

2) 欠采样意味着您在基波输入频率不在转换器第一奈奎斯特频带的系统中操作转换器。  对于630kSPS 转换器、第一个奈奎斯特频段为315kHz。  如果仔细带通滤波器的频率更高的信号、那么您可以按照采样定理所述混叠回到第一奈奎斯特区域、这样您就可以实际获取频率更高的信号混叠、而无需以足够高的速率进行采样、从而在第一个区域中进行采集。

您好、Collin 和供应商的 Russell、

为了帮助我理解、我绘制了一张图片。

请回答每个问题。

Q1>㎲率为630KSPS，但计算结果为1sec/1.26 μ s = 793.7KSPS

      为什么它不同？

Q2>解释采集时间((min) 280ns)的含义

      1…/280ns = 3.57 μ s

    这是否意味着每秒获取3.57个 ADC 转换完成值数据？

(奈奎斯特理论)

对模拟输入信号进行采样时、以超过输入信号2倍的频率进行采样可转换为完整的输入信号。

Q3>请在数据表中解释数字±4的含义。

    –3dB 小信号带宽(典型值) 48Mhz：   

    输入范围=±4×VREF，

    ±4 x 3V =-12和+12  (输入范围：12+12=48)

Q4>您说您所说的12MHz Fs/2正在欠采样以在器件上使用。

      奈奎斯特理论2乘以频率、即(12MHz 采样频率(fs)) x 2 = 48Mhz

      为此、如果采样值为48Mhz、您何时使用过采样？

Q5>请解释以下采样时钟频率之间的差异。 ？

      采样时钟频率每秒=(ADC 分辨率位+ ADC 输入电容的充电/放电时间位)*采样率

    1.        (我想的)转换时钟频率=(16位+ 4位)* 630KSPS  = 12.6Mhz

    2.(数据表规格)                     内部转换时钟频率(FCCLK)= 14.7Mhz

Q6>供应商(TI)精密 ADC 设计有哪些限制？

      我考虑了用于 ADC 转换的输入信号100Mhz。

    -在 ADS8555器件的方框图中，从时钟发生器模块向输入信号输入的时钟增加了多少倍？

    -是否可以过采样？

Q7> ADC 转换在10ns 内需要多少个时钟(内部转换时钟：FCCLK)？

      例如，100Mhz (10ns)，10ns/68ns = 0.147 FCCLK

此致、
Jame、Shin

您好、Collin、

我不是 Jamie。 我是 Jame。

感谢你的答复。

我搜索了 THS1206器件的驱动器软件的“设计和开发”，但找不到它。

我找不到 THS1206EVM 软件源代码。

此致、
Jame、Shin

Jame、您好！

抱歉、您的名字出现错误。

我已随 THS1206EVM 软件附带一个.ZIP 文件。  请注意、它是在2003年开发的、因此很可能不会直接在 CodeComposerStudio (CCS)中编译、但.C 和.H 文件应该能够很好地理解 MCU 上的示例并行接口。

你好。 Collin、

您附加到 ME 的文件是 ADS8342 (ADC)和 MSP430 (MCU)软件。

查看后选择的器件不是 TH1206软件。

这两个器件具有相同的并行接口、但引脚功能和操作不同。

我分析了您发送的源代码、但源代码不完整。

(例如)

 THS1206器件的15引脚 CONV_CLK (CVST)没有时钟生成源代码。

 未显示 TH1206器件的初始化源代码。 (图34)。 THS1206配置流程)

 在控制寄存器0 / 1中、没有初始值或设置值的源代码。

 5.由于 MCU 中没有并行接口功能，因此有必要在有限的时间内使用 GPIO 模式进行定时。

    但是、源代码不可见。

 6.其他，等等……，

请检查它是否是运行 THS1206器件的源代码。

此致、
Jame、Shin

Jame、您好！

我们直接提供的代码是为了帮助测试 THS1206EVM 在制造时的出厂代码。  它基于 ADS8342、正如您在 THS1206的一些细微更改中所注意到的那样。  它不是一个完全完整的项目、需要进行修改以适应您的终端系统集成。  我们没有完全公开的代码示例、因此我们提供的是我们目前所提供的最佳代码。

您好、Collin、

好的、我理解您的说法。

我会依次询问有关 THS1206器件的问题。

我想按顺序回答。

7月21日_Q1> THS1206EVM 制造时、您会详细执行哪种测试？

7月21_Q2>您是否在单次转换模式和连续转换模式下测试 CONV_CLK (CVST)信号？

7月21_Q3>您是否测试循环缓冲器(16x12位 FIFO)的读取和写入？

7月21日_Q4>选择一个模拟输入时、是否通过选择触发电平1、4、8和14进行测试？

此致、
Jame、Shin

你好。 ADC 论坛全体工程师。

THS1206器件具有单次转换模式和连续转换模式。

连续转换模式可为 THS1206的 CONS_CLK (CONVST)的15个引脚提供外部(最大值) 6MHz。

数据表中描述了单次转换模式。

但是、在功能方框图中没有内部振荡器功能的方框图。

(在数据表 THS1206中)

“在连续转换模式下，内部时钟振荡器被关闭”

“单次转换模式下的转换时钟是使用时钟振荡器电路在内部生成的。 "

7月27日_Q5>在单次转换模式下、是否不向15引脚(CONV_CLK (CONVST)提供外部时钟？

              我不明白它是从外部时钟切换到内部振荡器的。

此致、
Jame、Shin

Ps、我正在等待之前发布的7月21_Q1>至 Q4>的答案。

Jame、Shin、您好！

Q1-Q4： TI 不会披露我们的产品或 EVM 的生产测试信息。  之前提供的软件是我们为帮助您快速开发而提供的最佳产品、但我们不支持有关未发布/非官方代码示例的问题。

您已经很好地阅读了代码、以确定哪些函数已经/尚未实现。  我们将在下一个帖子中继续回答您提出的问题。

Jame、您好！

关于问题5、是的、在单次转换模式下、您不会对 15引脚(CONV_CLK (CONVST)应用外部时钟。  如果您不需要器件的最大数据速率、此工作模式非常有用。  例如、在连续转换模式下、单通道的采样率范围为100ksps 至6Msps。  在单次转换模式下、单通道的采样率范围为0至3Msps。

通过写入控制寄存器0中的位1、您可以在连续和单次转换模式之间进行选择。   

位(1)=0、连续转换模式、在0.1MHz 至6MHz 范围内对15引脚应用一个外部时钟。

位(1)=1、单次转换模式(内部时钟被启用并用于转换过程)

此致、
Keith Nicholas
精密 ADC 应用

您好、Collin、

感谢您的回答。

您告诉我、您正在使用您通过的源代码测试 THS1206器件的基本行为。

我认为您提供的源代码存在问题。 所以我问我已经测试过它。

您似乎经常使用只有您知道的词语。 (之前为 Russell Expression！！)

“AM”也是什么意思？

此致、
Jame、Shin

您好、Keith、

感谢您的帖子回复。

我准备问 Collin (精密 ADC 应用)一个问题。

我将慢慢地处理这一问题。

7月28日_Q6>当 THS1206器件处于单次转换模式时、内部振荡器电路是否自动生成计时时间(T1、T2、TD (A)、tDATA_AV)？

7月28日_Q7>[图24]也会在中自动创建下降沿 时间？

7月28日_Q8>是否为内部时钟(TC)：延迟(典型值) 5 CONVCLK？

此致、
Jame、Shin

------------------------------------------------------------------

内部时钟振荡器的 TC 时钟周期：(最小值) 151ns (典型值) 167ns (最大值) 175ns

T1  使用宽度、/CONVST   

    1个模拟输入  1.5 x TC (min) 151ns =(min) 226.5ns

    2个模拟输入2.5 x TC (min) 151ns =(min) 377.5ns

    3个模拟输入3.5 x TC (min) 151ns =(min) 528.5ns

    4个模拟输入4.5 x TC (min) 151ns =(min) 679.5ns

  单次转换连续开始之间的 T2时间

    1个模拟输入  2 x TC (min) 151ns =(min) 302ns

    2个模拟输入3 x TC (min) 151ns =(min) 453ns

    3个模拟输入4 x TC (min) 151ns =(min) 604ns

    4个模拟输入5 x TC (min) 151ns =(min) 755ns

TD (A)：延迟时间(典型值) 5ns

tpipe：延迟(典型值) 5 CONVCLK

tDATA_AV：tpipe + n x TC

转换模式

<single conversion mode>

转换由一个外部信号(CONVST)启动。

在 CONVST 的下降沿、所选模拟输入的采样保持级被同时置于保持状态、并且所选通道的转换序列开始。

Jame、您好！

7月28日_Q6> T1和 T2是主机处理器必须满足的 CONVST (THS1206输入)时序要求。  TDA 是从 CONVST 下降沿到转换开始的实际时间的内部延迟(理想值为零)。 tDATA_AV 取决于内部振荡器和控制寄存器0中的设置。

7月28日_Q7>否、CONVST 是 THS1206的输入、必须由主机 MCU 生成。

7月28日_Q8>是的、这是5个 TC (内部时钟)周期。   

此致、
Keith

您好、Keith、

Q7_ Keith answer>不、CONVST 是 THS1206的输入、必须由主机 MCU 生成。

7月29日_Q7.2>如何在从主机 MCU 生成和发送 CONVST 信号时使内部时钟与下降沿保持同步？

         [内部时钟振荡器的 TC 时钟周期]

         (最小值) 151ns、1/151=6.625…MHz、(典型值) 167ns、1/167= 5.988…MHz、(最大值) 175ns、1/175= 5.714…MHz

Q8_Keith answer>是的、这是5个 TC (内部时钟)周期。

7月29日_Q8.1>数据表解释了它从单次转换模式切换到内部时钟模式。

            为什么 在下面的连续转换模式下不使用时钟？ (请详细 说明。)

          …CONV_CLK 规格：(最大值) 6MHz (166.6 μ s ns)

         CONV_CLK 脉冲持续时间、时钟高电平、TW (CONV_CLKH)

         CONV_CLK 脉冲持续时间、时钟低电平、TW (CONV_CLKL)

        [ TW 频率]

        (最小值) 80ns、1/(80+80) ns=6.25Mhz、 (典型值) 83ns、1/(83+83) ns=6.02Mhz、  (最大值) 5000ns、 1/(5+5) us=100kHz

此致、
Jame、Shin

Jame、您好！

7月29日_Q7.2>主机 MCU 不需要将 CONVST 信号与内部 ADC 时钟同步。  THS1206在内部负责任何同步。

7月29日_Q8.1> 当内部寄存器将器件配置为连续转换模式时、输入引脚15成为转换时钟源、必须为该引脚提供频率范围为0.1MHz 至6MHz 的连续时钟源。

此致、
Keith

您好、Keith、

Q8.1_Keith Answer>  。 连续转换模式…μ s 输入引脚15成为转换时钟…的源。 0.1MHz 至6MHz。

     7月30日_Q8.2>我了解到单次转换模式是通过同步在内部进行管理的。

          如果是、连续转换模式会从 MCU 发送 CONV_CLK 频率作为 TH1206S 器件的 AIN 输入信号。

          当每个通道在每个下降沿将 ADC 完整数据传输到 FIFO 时、

          通过向 MCU 发送 DATA_AV 信号来发生中断。

         THS1206器件会自动进行管理、但如何管理 MCU 生成信号的同步？        

         e.g)输入信号 AIN、(tpipe 延迟(典型值) 5 CONVCLK)和数据到 FIFO 同步

    7月30日_Q8.3>在 MCU 继续运行时、将连续转换模式更改为 D[11：0]数据单次转换模式是否存在任何问题

               发送时钟频率到 TH1206S 器件15引脚(CONV_CLK)？

        I.e)控制寄存器0，将 D[1]位1 = 0 (连续转换模式)更改为  D[1]位1 = 1 (单次转换模式)

此致、
Jame、Shin

Jame、您好！

 Q8.2>处理器可以轮询或中断 DATA_AV 信号。  一旦 DATA_AV 被置为有效、那么处理器有多个选项从器件中读取数据。  图38显示了/RD 受控选项的时序要求(主机进程必须控制/CS0、CS1、/RD 和/WR。

Q8.3> MCU 应在将模式更改为单次转换之前停止发送 CONV_CLK。  否则、将违反时序规格、您将无法获取有效数据。  这不会损坏器件、但可能会导致不可预知的运行。

此致、
Keith

您好、Keith、

Q8.2_Keith answer>图38… 时序…。 (主机进程必须控制/CS0、CS1、/RD 和/WR。)

                我理解您的说法。   信号(D[11：0]、/CS0、CS1、RNW、RD、 使用了 Conv_CLK/nCONVST、DATA_AV)。

                但是、设置时序(设置时间、访问时间、延迟时间、保持时间、脉冲持续时间)很复杂

         每个时序的说明[36 ~ 38]和 MCU 的 GPIO 模式。 (MCU 没有并行接口)

              I.e)[图36]读取时序(使用 R/W、CS0控制)、

           [图37]写入时序(使用 R/W、CS0控制)、

           [图38]读取时序(使用 RD、RD 控制)。

7月31日_Q8.2.1>您是否需要在连续转换模式下生成所有计时时间和信号同步以连接到 MCU 的 GPIO 模式？

             -我在前一篇文章中看到了 Collin (精密 ADC 应用)提供的源代码。

             -计时时间和同步代码未选中。

此致、
Jame、Shin

Jame、您好！

您必须满足针对不同运行模式指定的数据表时序要求。

THS1206是一款中速/高速器件、低速 MCU 可能无法支持最大采样速度。  您可以始终以较低的速率运行采样速度、以便与 MCU 配合使用。  如果支持 MCU 所需的较低采样率不符合系统要求、则可能需要使用速度更高的处理器/MCU。

此致、
Keith

您好、Keith、

这不是我想要的答案、但这是对运行您建议的 THS1206的 MCU 性能的良好检查。

这是 Collin (精密 ADC 应用)提供的 THS1206EVM 源代码中使用的 TI MSP430 MCU 的规范。

* MSP430F449  - 16位、8MHz (t=125ns) RISC 架构 MCU、60KB 闪存、2KB SRAM、12位 ADC、比较器、 SPI/UART、160段 LCD。

这是我将使用的 TI Tiva C MCU 规格。

* TM4C123FH6PM - 32位、80MHz (t=12.5ns)基于 ARM Cortex-M4F 的 MCU、256KB、32KB SRAM、12位 ADC、……

    - GPIO 模块连接到高性能总线的 AHB 和 APB

    - AHB 端口每个时钟周期能够进行快速切换、APB 端口每两个时钟周期能够进行快速切换

    NVIC、软件 ISR：确定性、快速中断处理：总是12个周期，或者尾链只需6个周期

    通过 GPIO 进行读取/写入所需的时间为12个周期 x (t=12.5ns)= 150ns。

    频率为 f= 1/ 150ns 6.6…MHz。

    因此、我认为 THS1206的 CONV_CLK (最大6MHz)已满足要求。

2. THS1206的 ADC (转换或采样)速率为(最大值) 6MSPS。 (6MSPS/N 沟道)

  每秒 ADC 时钟频率=(ADC 分辨率位+ ADC 输入电容的充电/放电时间位(通过 ADC 设计)*采样率

  i.e) ADC 转换时钟频率=   

        (12位+ 4位)* 6MSPS  (6MSPS/AIN 1CH)= 96Mhz。

        (12位+ 4位)* 3MSPS  (6MSPS/AIN 2通道)= 48Mhz。

        (12位+ 4位)* 2MSPS  (6MSPS/AIN 3CH)= 32MHz。

        (12位+ 4位)* 1.5MSPS (6MSPS/AIN 4通道)= 24Mh。

8月4_Q9>以上是我所知的浅表知识。 正确吗？

          顺便说一下、THS1206输入 CONV_CLK 规格(ADC 转换时钟频率)：(最大值) 6MHz。

8月4_Q10>我认为 ADC 转换时钟频率与 CONV_CLK 之间的差异。

           THS1206的内部时钟振荡器电路中也许有一个 PLL 功能？

8月4_Q11> THS1206的每个通道的 ADC 转换时间和 ADC 采样时间？

Q8.2.1_Keith answer>  您必须满足针对不同运行模式指定的数据表时序要求。

8月4_Q12> Collin (精密 ADC 应用)提供的 THS1206EVM 源代码、时序是否根据数据表的要求设置 或如上一篇文章 Q8.2>中的要求设置？

此致、
Jame、Shin

Jame、您好！

8月4_Q9>  THS1206负责所有内部时序。  THS1206所需的唯一连续模式时钟是 CONV_CLK。  该时钟由 MCU 生成、频率范围为0.1MHz 至6MHz、支持单通道的100ksps 至6Msps 采样率。

8月4_Q10> THS1206内部有内部时钟、但连接和与器件通信时不需要这些时钟的详细信息。

8月4_Q11> 请参阅数据表中的表1和表2、了解最大转换率与通道数之间的关系。

8月4_Q12> 源代码按原样提供。  我不熟悉守则的细节，也不能回答这个问题。

此致、
Keith

您好、Keith、

Q11_Keith Answer>… 表1和表2… 最大转换速率与通道数间的关系

Q11.1>我的问题不是最大转换速率。

       请在 ADC 转换时间和 ADC 采样时间回答我的问题。

Q12_Keith Answer>… 我不熟悉代码……的详细信息。

Q12.1>谁可以从供应商 TI 提供的 THS1206EVM (评估套件)的源代码中获得帮助？

此致、
Jame、Shin

Jame、您好！

转换所需的总时间取决于管道延迟。  例如、在连续转换模式下从单通道采样时、转换所需的总时间为5个 CONV_CLK。  假设 CONV_CLK=6MHz、那么单个采样所需的时间为1/6M*5=833nS。

此代码按原样提供；不支持有关此代码的问题。

此致、
Keith

您好、Keith、

8月7_Q13>数据表图25中 TD(A)的说明和值是什么？

此致、
Jame、Shin