主题中讨论的其他器件： TINA-TI
你好！
我们在 ADS7042 SAR ADC 的基本应用方面存在问题。 我们正在尝试在试验电路板上设计概念验证电路。 由于这个原因、SCLK 频率被减少至20kHz 以避免与试验电路板相关的问题。
×ADC 驱动器、我们将使用推荐的运算放大器 OPAx835配置为具有增益10的同相放大器、该放大器还用于将 ADC 的输入电压偏置为0.5 μ V AVDD。 运算放大 kΩ 器的输出工作正常(在开路和10k Ω 电阻负载下使用示波器测量)、因此我们认为它不会带来任何问题。 但是、我们在驱动程序之后运行 ADC 时遇到了很大的困难。我将详细介绍设置和问题。
ADC 采用 VSSOP 封装、因此我们使用热风枪将其手工焊接到用于原型设计的自制 VSSOP 转 DIP 适配器上、并将其放置在试验电路板上。 μF 电压 AVDD 和 DVDD 是 μF 相同 LF33CV 线性稳压器调节的3.3V 电压、并通过0.33 μ F 和100 μ F 电容器去耦。 在任何情况下、示波器测量结果都未在这些电压上显示明显的纹波、因此我们认为为芯片供电不是问题。 ADC 应通过 SPI 与 Arty Z7-20：SoC Zynq-7000 FPGA 板(使用3.3V 逻辑)通信。 但是、从以下意义上讲、它的行为是不寻常的：ADC SDO 输出引脚在几乎随机的数据帧中生成一些(实际上有意义、下降时钟边沿变化)信号。 但是、当插入 FPGA 输入引脚时、信号会丢失(几乎为0V)。 适当的 FPGA 引脚配置为输入引脚、并使用不同的 SPI 外设进行验证。 AINM 引脚接地。 AINP 引脚在断开时呈现3.3V 直流电平；此外、当连接到驱动器的输出时、该电压仍然存在。 我们的唯一想法是、到 AVDD 的 ESD 二极管以某种方式被短路。
如果您对可能导致此问题的原因有任何帮助、我们将不胜感激！
我还想提出几个问题，这些问题可能有助于在以下尝试中解决这个问题：
1.施加(a)电源 AVDD 和 DVDD 电压、(b)信号电压和(c)数字 SPI 通信信号的顺序是否以任何方式重要？ 尤其是、在 DVDD 或 AVDD 损坏芯片之前、是否会在 CSZ 上施加3.3V 电压？
2.在某些参考设计中采用的 SPI 线路上的串联电阻对于高频阻抗匹配之外的任何东西都很重要吗？ 此外、是否应将 SPI 线路上拉为高电平或下拉为低电平(文档似乎没有说明这一点)？
3.将 DVDD 引脚连接到 FPGA 的 VDD 引脚是否适合用于数字电源的解决方案？
在 CSZ 高逻辑状态期间(如 TINA-TI 示例仿真和一些参考设计中所示)、SCLK 时钟应该是有效的("勾选")、还是可以在该期间被禁用？
如果您需要任何其他信息、请咨询。 感谢您的观看、并提前感谢！
此致、
-- D.Đ。
