请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1224 你(们)好
我的客户想知道如果使用870kHz fCLK、接近50Hz 和60Hz 的频率响应效果如何？ 数据表仅显示图22中 fCLK = 910kHz 时的响应曲线。
由于精度问题、我的客户无法实现精确的910kHz 时钟、可实现的时钟约为870kHz、这就是客户提出此问题的原因。
谢谢你。
你(们)好 Bob
感谢您的回复。
我还有其他问题：
1.对于待机模式时序、图28中的时隙 T11 (退出待机模式后数据就绪)约为28ms。 这个值似乎是针对2MHz 时钟给出的、为什么我不确定我在图28中没有看到由(2)索引的符号。 我的问题是、如果使用870kHz 时钟、在这种情况下、时间 T11是多少？ 如果此表下的描述适用于 T11、则根据频率比、答案应该是大约64ms、我的理解是否正确？
2.我不确定 Δ-Σ ADC 是否包含 SAR ADC 中出现的采样和转换概念。 对于 Δ-Σ ADC、要在特定时刻或时间段内转换的模拟信号是吗？ 如果采样期间模拟信号发生变化(如果 Δ-Σ ADC 转换过程中包含"采样"概念)、这会影响输出数字结果吗？
谢谢你。
您好、Sidong、
请参阅下面的我的回答。
此致、
Bob B
[引用用户="Sidong Wang1"]
你(们)好 Bob
感谢您的回复。
我还有其他问题：
1.对于待机模式时序、图28中的时隙 T11 (退出待机模式后数据就绪)约为28ms。 这个值似乎是针对2MHz 时钟给出的、为什么我不确定我在图28中没有看到由(2)索引的符号。 [BOB]数据表中有一个拼写错误、表下的注释应已标记为(1)。 我的问题是、如果使用870kHz 时钟、在这种情况下、时间 T11是多少？ 如果此表下的描述适用于 T11、则根据频率比、答案应该是大约64ms、我的理解是否正确？ [BOB] (2MHz/870kHz )* 28.1ms、求解 x = 28.1ms *(2/0.87)= 64.6ms。 因此、您的理解似乎是正确的。
2.我不确定 Δ-Σ ADC 是否包含 SAR ADC 中出现的采样和转换概念。 对于 Δ-Σ ADC、要在特定时刻或时间段内转换的模拟信号是吗？ 如果采样期间模拟信号发生变化(如果 Δ-Σ ADC 转换过程中包含"采样"概念)、这会影响输出数字结果吗？ [BOB]Δ-Σ ADC 不同于 SAR、因为它是一个过采样器件、可将输入转换为调制器位流、然后是低通数字滤波器。 其优点是噪声更低、因此精度更高。 量化的噪声被移入更高频域、然后由数字滤波器滤除。 如果噪声引起的变化很小、那么根据噪声的频率和持续时间、输出代码可能会反映信号的平均值加上噪声。 如果出现突变(例如明显的直流输入电平变化)、则由于 Sinc3数字滤波器的性质、数字滤波器需要3个转换周期才能完全稳定。 请参阅 ADS1224数据表第13页顶部的图23和讨论。
谢谢你。
[/报价]
