Other Parts Discussed in Thread: ADC16DV160
大家好、我的 ADC16DV160有一个问题、它构建在带有 Artix 7的 FPGA 板上。 电源是根据数据表中的规格设计的。 时钟直接由 FPGA 生成、并与 ADC 直流耦合。 可以通过 SPI 进行通信、我可以读取和写入注册表。 问题是缺少 outclk 和缺少数据传输。 我还尝试了测试模式、但没有成功。
感谢你的帮助。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: ADC16DV160
大家好、我的 ADC16DV160有一个问题、它构建在带有 Artix 7的 FPGA 板上。 电源是根据数据表中的规格设计的。 时钟直接由 FPGA 生成、并与 ADC 直流耦合。 可以通过 SPI 进行通信、我可以读取和写入注册表。 问题是缺少 outclk 和缺少数据传输。 我还尝试了测试模式、但没有成功。
感谢你的帮助。