主题中讨论的其他器件:INA317、 OPA314
我已经观看了有关如何驱动 SAR 模数转换器的视频和文章、但有关 Σ-Δ 转换器的信息很少。
在我的应用中、我希望使用 INA317驱动 ADS122C04转换器。 对于这种情况、我应该使用哪些建议?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Bob:
感谢您花时间回答我的问题。
您的建议很有趣、因为我自己已经考虑过! 正是因为我无法模拟 ADS122C04的 PGA、而且我对使用外部 INA 更有信心。 但如果没有它、事情会容易得多。
我仅使用增益为1的 INA、因此这不是问题。 我已附上电路这一部分的原理图。 让我简单解释一下。
我的输入是浮动差分电压、可以在+/- 2.2V 左右的范围内任意调节。 因此、我选择 VANA 为5.2V、ADC 的 REFP 将连接到5.0V。 VREFCM 为 VREFP/2 = 2.5V。 这是我选择外部 INA 的另一个原因、因为我不知道我是否可以将输入电压偏置在 ADC 范围的一半。 INA 输出上的抗混叠滤波器尚未正确标注尺寸。 此外、我已经将 R18和 R20正确地将浮动输入电压偏置到 INA 的输入共模范围、但我计划将其值增加到大约10Meg。
如果我省略 INA、您认为它会起作用吗? 我能否再次使用与之前相同的10Meg 偏置电阻器连接到 VREFCM? 这些电阻是否足以将输入信号的共模设置为 REFP-REFN 的中间位置、以便我可以使用 ADC 的几乎满量程?
尊敬的 Bob:
再次感谢。 我有一个与我的初始帖子相关的最后一个问题。
您对抗混叠滤波器有何建议? 数据表中提到、它应该具有大约采样率的截止频率或更高10倍的截止频率、同时限制低于或等于1k 的 R。 并且 f_cutoff 也应该(很明显)远低于 f_mod。
在本例中、我将以单次转换模式操作 ADC、因此我的采样率将远低于20SPS (连续模式下 ADC 的下限)。 为简单起见、我们选择20SPS。 这意味着根据建议、滤波器必须处于200Hz 左右。 对于1k、这意味着 C 约为800nF。
通常、在 SAR 滤波器中、我会将 C 限制在10nF 以下以最大限度地降低噪声。
你怎么看?
您好、Nikos、
如果输入是差分输入、则滤波器中的电阻将是该电阻的两倍、因此计算更容易达到200Hz fc。 一般而言、我希望将电阻值保持在4.7K 欧姆或更低、并将电容器值保持在100nF 或更低。
您需要考虑的是噪声信号相对于 FMod/2的位置(128kHz 正常模式)。 假设您的噪声源为1kHz、比您的目标信号低65dB。 您将拥有输入滤波器和数字滤波器的组合、以满足您的总响应。 假设您使用4.7K 和100nF 设计截止频率为340Hz 的滤波器。 这种组合已经将1kHz 频率降低了大约10-15dB (我想我没有绘制)、让我们添加20sps 下的数字滤波器低通响应、这可能大约是另一个20-30dB 的降低。 当一阶滤波器响应为每十倍频20dB 时、您可以看到、当您到达 FMod/2时、与所需信号相比、噪声响应将非常低。 当滤波器响应继续发送到 Fmod 时、可以混叠的是 ADC 的噪声级别。
噪声电压非常高、那么您可能需要提出更好的滤波方法、或许可以使用更高阶的滤波器。 但是、在大多数情况下、在使用 Δ-Σ ADC 时不需要激进的输入滤波器。
此致、
Bob B