[参考译文] ADS8866：5 LSB#39；s 不变

您好 James、

欢迎访问 TI E2E 社区。

您观察到的行为可能是由于器件轻微损坏、LSB 不再工作。  这也可能是由于在您使用的第一个器件上存在一些微不足道的时序问题、而现在在另一个器件上则不会出现这些问题。

如果可能、请捕获 IO 引脚、DIN、DOUT、SCLK、CONVST、 并将其附加到该帖子。

谢谢！

此致、

Keith Nicholas
精密 ADC 应用

我在发送初始问题后对其进行了一些限定、一个伙伴提出的问题是、8位 SPI 传输之间存在轻微的差距(8位、轻微暂停、然后是接下来的8位)。 这会导致该转换器出现问题吗？ 看起来可疑的是两个突发脉冲之间的5个时钟周期间隔。

如果这听起来不像问题、我可以再次将其范围缩小并发送图片、但这是一个难题、因为我们没有很好的测试点、而我们的示波器只有2个通道。  

下面是一个示例、我将 SPI 时钟减慢至120kHz 蓝色是时钟、黄色是 ADC 上的 dout。 我们每次都要设置最后5位11000。

您好 James、

两个8b 传输之间没有时间差问题。  您是否使用 DIN 作为芯片选择、或者您是否将此引脚连接到高电平以进行3线 SPI 操作？

相对于 SCLK 的输出数据看起来是正确的。  您能否使用 CONVST 和 SCLK 发送类似的图片？  上述波形的输入电压(和基准电压)是多少？

ADS8866在 CONVST 的上升沿启动转换、您必须等待至少8.8uS 才能启动 SCLK 以检索数据。  否则、可能会显示损坏的数据。

此致、
Keith

DIN 连接高。 输入电压为1.533V、 基准电压为3.026V。 VDD 和 AVDD 为3.256V

我上传了一个驱动器链接、无法将所有图片上传到此论坛。

https://drive.google.com/drive/folders/19dCf34eaEsbP4s-GRaYm3--5EkWZrpiq?usp=sharing 

在所有图片中、黄色为 CONVST

图片以蓝色输入命名、并带有多张图片用于透视。 我注意到、SCLK 在凸起下降沿后仅为8us。 我修复了(图片未包括在内、 但您可以用我的词来形容它)、我在运行 SCLK 前后添加了无操作、在卷积下降沿和第一个上升 SCLK 之间存在10us 的健康间隔、以及数据表中提到的10us "静默时间"。 我认为问题不是时间问题、除非我遗漏了一些东西。  

https://drive.google.com/drive/folders/1OngGdbZXsUxumnqEGGTfmeBf5Zy6ai7g?usp=sharing

这是应用的模拟电路。 U4实际上是一个 OP297G、它只是一个精密双路运算放大器。 AD620和 OP297均为极低阻抗输出。 您注意到、这是否存在任何公然错误？

 与数据表上 DAQ 10.2.2中的数据表建议有一些差异、我们知道：

我们不使用特殊的"精密基准" IC 之一。

REF 引脚上没有10uF 电容。

3、AVDD DVDD 和 DIN 全部连接到3.3V 稳压器输出、如 U5所示去耦、而不是每个电源引脚单独去耦。

您好 James、

我查看了您的计时波形。  只要在 CONVST 下降沿和第一个 SCLK 上升沿之间有10us 延迟、并且在最后一个 SCLK 下降沿和 CONVST 上升沿之间有10us 延迟、就不会出现任何时序问题。

您的输出代码不是太远、但没有接近16b 的性能。  基准引脚必须由一个低阻抗源驱动、电容为几 uF。  这可能会导致您看到的结果。  如果 ADC 的 REF 输入引脚上的基准电压下降过多、则最后4-5位可能会损坏。  至少、我会尝试在 ADS8866的 REF 和 GND 引脚之间添加一个10uF 陶瓷电容。

AVDD 和 DVDD 应具有单独的去耦电容器以实现最佳性能、但我认为这不会导致您报告的行为。

遗憾的是、我无法查看您的原理图、因此我的评论是基于您的上述描述。

谢谢、
Keith

尊敬的 James：

很高兴听到这个问题得到解决。

更改标题的好主意；应该是更有用的搜索说明。

此致、
Keith