主题中讨论的其他器件： LMK04828、 LMX2582
在配置 FPGA 之前、我对 ADC12DJ3200的初始化稳定时间有疑问。
首先、我使用 USB-SPI 适配器来配置 LMK04828、LMX2582和 ADC12DJ3200、然后配置 FPGA、一切顺利。
然后、我使用 FPGA 生成 SPI 信号来配置 LMK04828、LMX2582和 ADC12DJ3200、这意味着在配置 FPGA 后、所有3个芯片都将进行序列配置、然后 JESD204B 即可正常工作。 我认为这是可行的。 实际上不是。 因为我运行了一个 PRBS23测试、显示为 No Link (无链路)。 时钟正常、我可以通过频谱看到3.2GHz。 我还可以看到 SYSREF。
上述两种方法的唯一区别是：使用 USB-SPI 适配器的 SPI 与 FPGA 配置之间的时间大约为几秒钟。 而使用 FPGA 逻辑的 SPI 与 JESD20B RX 逻辑之间的时间可能会立即开始。 我猜是否有 ADC 初始化稳定时间要求、我需要在 JESD204B RX 准备就绪时添加几 uS/ms 延迟？
BTW：SPI 时钟为1MHz、S 配置时序顺序为：当配置 FPGA 时、等待100ms，然后配置 LMK04828 (~126ms)、LMX2582 (~48ms)、LMK04828 (~9ms)、ADC12DJ3200 (~18ms)、就像下图所示：
提供了 PRBS23测试的寄存器映射。
ADC12DJxx00
0x0000 0xB0 //进行软复位
0x0200 0x00 //清除 JESD_EN (始终在 CAL_EN 之前)
0x0061 0x00 //清除 CAL_EN (始终位于 JESD_EN 之后)
0x0201 0x03 //设置 JMODE3
0x0202 0x13 //设置 KM1=19、因此 K=20
0x0204 0x06 //使用 TMSTP 输入、偏移二进制数据、禁用扰频器
0x0205 0x03 //设置 PRBS23测试
0x0023 0x01 //启用 ADC 测试
0x0213 0x07 //启用超范围，将超范围保持设置为最大周期8*2^7=1024个样本
0x0048 0x03 //将串行器预加重设置为3
0x0061 0x01 //设置 CAL_EN (始终在 JESD_EN 之前)
0x0200 0x01 //设置 JESD_EN (始终在 CAL_EN 之后)
0x006C 0x00 //将 CAL_SOFT_TRIG 设置为低电平以复位校准状态机
0x006C 0x01 //将 CAL_SOFT_TRIG 设置为高电平以启用校准
此致
Joseph
