请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：ADS1018-Q1 主题中讨论的其他器件：ADS1118
大家好、
我们的数据表中有一些矛盾之处、在第8.5.2节中、芯片选择中显示"当 CS 变为高电平时、串行接口被复位、SCLK 被忽略、DOUT/DRDY 进入高阻抗状态。 在此状态下、DOUT/ DRDY 无法提供数据就绪指示。"
但是、在 P25中、它会将 CS 清零为高电平、并等待 DRDY 转换为低电平、以指示数据已准备好读取。
那么、问题： DOUT/ DRDY 是否仍能提供数据就绪指示 CS 何时拉高？
谢谢
