[参考译文] ADS1018-Q1：DOUT/ DRDY 是否仍能提供数据就绪指示 CS 何时拉高？

admin

Other Parts Discussed in Thread: ADS1118

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/926021/ads1018-q1-can-the-dout-drdy-still-provide-data-ready-indicate-when-the-cs-is-pulling-high

器件型号：ADS1018-Q1
主题中讨论的其他器件：ADS1118

大家好、

我们的数据表中有一些矛盾之处、在第8.5.2节中、芯片选择中显示"当 CS 变为高电平时、串行接口被复位、SCLK 被忽略、DOUT/DRDY 进入高阻抗状态。在此状态下、DOUT/ DRDY 无法提供数据就绪指示。"

但是、在 P25中、它会将 CS 清零为高电平、并等待 DRDY 转换为低电平、以指示数据已准备好读取。

那么、问题： DOUT/ DRDY 是否仍能提供数据就绪指示 CS 何时拉高？

谢谢

6 年多前

0 admin 6 年多前

TI__Guru**** 2943390 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Ted：

我不确定您在第25页提到的是什么、但答案是 CS 必须为低电平才能看到从 DOUT/DRDY 高电平到低电平的状态转换。某些客户会将 CS 永久拉低、但最佳方法是在每次通信事务后切换 CS。

如果您参考第9.1.6节中的伪代码示例、我同意在其显示"将 CS 清除为高电平"时不完全清楚。更好的做法是在 DOUT/DRDY 再次变为低电平之前、将 CS 从低电平切换到高电平。将 CS 设置为高电平的目的是清除可能影响通信的杂散信号的任何潜在问题、但必须再次将其设置为低电平以监控 DOUT/DRDY 的转换结束。

为了防止 DOUT/ DRDY 引脚悬空、可以使用外部上拉电阻器、也可以通过将配置寄存器中的 PULL_UP_EN 位置为高电平来使用 ADS1118的内部上拉电阻器。

此致、

Bob B

数据转换器（参考译文帖）

数据转换器（参考译文帖）(Read Only)

[参考译文] ADS1018-Q1：DOUT/ DRDY 是否仍能提供数据就绪指示 CS 何时拉高？