This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/925930/adc3444-vhdl-or-verilog-reference-design
您好！
我们希望将 ADC3444与 Xilinx 的 FPGA Ultrascale+相连。 ADC 以2线制模式工作、具有封装2个样本的帧时钟。
我们看到了 Xilinx 的应用手册、其中描述了一个反序列化1：7、但包含一个仅封装1个样本的帧时钟。
您是否有任何参考设计可在2线模式下将此 ADC 与 FPGA 连接？
非常感谢你的帮助
Fabien
Fabien、
转到 TI 网站上的 TSW1400EVM 产品文件夹、并下载"更多文献"部分下名为"TSW1400 ADC 和 DAC 固件 Quartus 项目"的文件以获取示例 固件。 这是基于 Altera 的、但可能有用。
此致、
Jim
