[参考译文] ADS1263：跳转点

您好、user3677382、

您能否提供更多信息、包括您是如何进行测试、连接和原理图的？ 谢谢。

此致、

戴尔

您好 Dale、

   这是 sch。 我使用 FPGA 读取 ADC 数据。 过程如下所示：

   1) 1)上电、延迟1.3S

   2)发送 STOP2命令，延迟1.3S

   3) 3)将 Start 设为 High

   4)如果(Drdy=0)，则从 DoutDdy 读取数据

   5) 5)通过 COM 端口将数据发送到 PC

 此外、我还通过示波器检查串行接口、FPGA 时序正常。 但是、存在 异常状态。  状态字节的值通常为41h。 有时、值为7FH、5FH、跳转点会出现。  

 如果我在步骤2)中清除 RESET 位、则正常状态字节为40h。 它还会在一个采样点跳转到7FH 或5FH、然后再切换回40h。

您好 Dale、

   还有另一个实验。 我设置(06h)=CCH 或(06h)=DDh、跳转点仍然会输出。

您好 Dale、

   更新了。

   Refout 引脚为0V。 对吗？

您好、user3677382、

我没有从原理图中看到任何问题、只是在电源 A+2.5V 和 A-2.5V 之间需要一个0.1uF 去耦电容器。

默认情况  下、在器件上电后已经为 ADC1选择了内部基准：功率寄存器中的 INTREF 位为"1"以启用内部基准、RMUXP[2：0]和 RMUXN[2：0]也为"000"以选择 ADC1的内部基准。

当 ADC 由一个+5V 单电源供电时、 REFOUT 引脚上显示的电压将为+2.5V、这是(AVDD-AVSS)的中间电压。 当 ADC 由双+/-2.5V 电源供电时、REFOUT 上显示的电压仍将是(AVDD-AVSS)的中间电压、在您的设计中该电压为0V。 因此、您在 REFOUT 上测量的电压是正确的。

此外、您还提到"我设置(06h)=CCH 或(06h)=DDh、跳转点仍然会出现。" 您观察到的结果是正确的、写入 INPMUX (06h 地址)寄存器的"CCH"选择模拟电源作为 ADC 的输入、  写入 INPMUX (06h 地址)寄存器的"DDh"选择模拟数字电源(+3.3V)作为 ADC 的输入、 因此、ADC 输入的两个电源电压等于或高于 ADC 的最大输入范围(FSR)、因此输出转换绝对会达到您观察到的跳转点最大值。

我不知道您在 没有对 INPMUX 寄存器进行编程的情况下进行实验时、您施加到 AIN0的信号是来自精密且稳定的信号源还是不来自该信号源。 但是、我建议对 AIN0输入施加稳定且干净的电压信号、例如1V、然后检查 ADC 的输出代码。 此外、输入通道上的 RC 滤波器对于滤除 ADC 的任何噪声非常有用。

另一种可以进行测试的方法是使用内部 TDAC 创建适当的测试电压作为 ADC1的输入、以进行 ADC 自检和验证、有关详细信息、请参阅第9.3.12节"测试 DAC (TDAC)"。

此致、

戴尔

您好 Dale、

    非常感谢您的回答！

    完成所有测试后、我刚刚将 AIN0直接连接到 GND。  

    如果我移除 REFOUT 和 AVSS 上的1uF 电容、则输出噪声很大、例如0.1V P-P 值。 我可能认为 REFOUT 是关键点。 我还进行了 TDAC 环回测试、跳转点位置存在。 请帮我发送 TI 演示板的布局吗？

您好 Dale、

   您能帮我解释一下为什么状态字节跳转至7FH 或5FH？

您好、user3677382、

当我们设计任何 ADC 电路时、REFIN/OUT 引脚上的电容器非常重要、该电容器将滤除内部基准电路中的噪声。 此外、该电容器应尽可能靠近电路板放置在 ADC 器件上。 我正在尝试找到布局、但我现在没有。 EVM 板 REFOUT 引脚上的电容器(C10)显示在 ADS1263EVM 用户指南的下图中的以下位置。

当您谈到 状态字节的跳转值时、您是否意味着跳转点仅在下图中的"状态"位置显示为"读取数据直接"模式？  您能否在一个帧中提供整个时序？

此致、

戴尔

您好 Dale、

   状态字节上的时序如下所示。黄色通道为 SCLK、绿色通道为数据

您好 Dale、

   实际上、一个 PCB 板上有四个 ADS1263。 我发现、如果 只有一个 ADS1263 处于活动状态、它可以正常工作。 不过、两个 ADS1263不能协同工作。 可能 ADS1263在电源上串扰非常弱。 这是我的布局。 请帮我提供一些建议、我将尽快执行下一个版本。 非常感谢！

您好、user3677382、

很难从您的有限信息中解决该问题。  

1. 器件是否在电路板上的特定器件或通道位置显示跳转点？
2. 跳转点是否仅显示在我向您展示的时序图中的"状态"位置？
3. 您的图片是否显示了良好的计时而没有跳转点？ 如果是、您能否向我展示所有数字信号(包括 SDI 和/CS)的时序跳转点？
4. 第2层中的 GND 是否与底层上的 GND 相同并短接在一起？ 如果是、 您为每个 ADC 设计一个单点连接至电路板上的 GND、您是否设计此布局以在顶层为每个 ADC 使用屏蔽？

看起来这四个 ADC 使用完全不同的 FPGA 接口、请确认。 包含电源的完整原理图将会有所帮助。

此致、

戴尔

您好 Dale、

1. 器件是否在电路板上的特定器件或通道位置显示跳转点？
2. [注释]：所有通道和设备显示相同的症状。 单通道运行良好、超过两个通道将产生跳转点。  
4. 跳转点是否仅显示在我向您展示的时序图中的"状态"位置？
5. [注释]：是的。 "状态"字节必须与跳转点一同出现异常。 但是、跳转点会出现、而"状态"有时是正常的。  
7. 您的图片是否显示了良好的计时而没有跳转点？ 如果是、您能否向我展示所有数字信号(包括 SDI 和/CS)的时序跳转点？
8. [注释]：抱歉、图片不是正确的。 /CS、DIN 为低电平。
10. 第2层中的 GND 是否与底层上的 GND 相同并短接在一起？ 如果是、 您为每个 ADC 设计一个单点连接至电路板上的 GND、您是否设计此布局以在顶层为每个 ADC 使用屏蔽？
11. [注释]：是的。 我无法完全理解如何"为每个 ADC 设计一个单点连接至电路板上的 GND "。  顶层的矩形表示每个 ADC 的屏蔽层。 我屏蔽了它们进行测试、 症状是一样的。

看起来这四个 ADC 使用完全不同的 FPGA 接口、请确认。 包含电源的完整原理图将会有所帮助。

[注释]：四个 ADC 接口来自 FPGA 的不同引脚、但 FPGA 中的时序完全相同、时序不同应采用 ns 级别。  

您好 Dale，

   您能否帮助我将此消息转发给 TI ADC 布局专家、并为我提供有关如何处理这4个 ADS 电源设计和布局的建议？

您好、user3677382、

对答复迟交表示歉意。 我将帮助您解决该问题。

对于您在上面5中的回答、我正在尝试了解"跳转点必须出现异常状态字节"的方式、我还在想为什么 DOUT 线路上只有状态位受到影响。 我想您已配置和需要状态字节、但您的帖子中的第一张图片未显示状态字节。 此外、如果没有更多信息、范围时序也没有帮助。 我真正想看到的是、由具有跳转点和状态字节的示波器捕获的时序图、如数据表中的图108或图109、我想了解跳转点如何显示在 DOUT 输出的状态字节中。

 单点连接意味着您没有为电路板使用实心接地、而是通过屏蔽盒的槽口将每个 ADC 的接地端连接到系统接地端。

此外、我想与您确认每个 ADC 的电路之间是否除电源和接地之外没有任何连接。 我没有从您那里获得完整的原理图和布局数据库、因此需要确认。

谢谢。

此致、

戴尔

您好 Dale、

   可能对"状态字节"有一些误解。 我是说、如果"status byte"=7F/4F、则 STATUS 字节后面的数据字节是一个跳转点值。 如果 status byte=41 (正常值)、则数据字节可能是一个跳转点值。

   请给我一封电子邮件吗？ 我将为您发送整个原理图和布局数据库。 设计工具是 Altium Designer、可以吗？

您好、user3677382、

我们始终使用 Altium、没有问题、请在此请求友谊以联系我们。 此外 、示波器捕获的时序图(包括所有数字信号)也会有所帮助。

此致、谢谢！

戴尔

您好 Dale、

  友好的要求完成了

脱机通信和检查数据库。

此致、

戴尔