主题中讨论的其他器件:LMK04832、 LMK04828
尊敬的 Sirs、我已经使用我们 想要使用的手动设置复制了 GUI 上显示的屏幕。 是否可以从您那里收到该设置的更正。 我认为、最好的方法是、当 GUI 和 Eval 都在我面前时、我们将保持联系。你们将能够最好地指导我。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Sirs、我已经使用我们 想要使用的手动设置复制了 GUI 上显示的屏幕。 是否可以从您那里收到该设置的更正。 我认为、最好的方法是、当 GUI 和 Eval 都在我面前时、我们将保持联系。你们将能够最好地指导我。
大家好,Jim,感谢您的快速回复。 您能解释一下 Tsw14j56的问题是什么、我无法提供与我提供 DAC 相同的频率、即 lmk 的 VCO 频率。 除以整数?
我实际上决定了一个频率为122.88 MHz 的输出、因为它与板载 vctxo 相同 、工作正常。
在我的板上、我将在了解评估板的问题后立即向您发送一个问题、我有一个40MHz vctxo、它将为 lmk04832提供基准。
雅龙
假设您使用的是 LMF = 841、且 DAC 采样率为2150.4MHz 时、TSW14J56参考时钟需要为268.8MHz。
TSW14J56参考时钟来自 LMK、LMK 的工作频率为 VCO = 2457.6MHz。 如果把268.8分为2457.6,你得到9.142857.....
LMK 无法进行此分频、因此无法将基准时钟设置为正确的频率。
此致、
Jim
雅龙
当 LMF = 421时、串行器/解串器速率为5.376Gbps。 FPGA 参考时钟为 SerDes 速率/ 40 = 134.4MHz。
当 LMF = 222时、串行器/解串器速率为10.752Gbps。 FPGA 参考时钟为 SerDes 速率/ 40 = 268.8MHz。
在任一种情况下、LMK VCO 在2457.6MHz 时都无法生成 FPGA 参考时钟。
此致、
Jim
e2e.ti.com/.../DAC3XJ8X_5F00_SETUP_5F00_134.4.docx
根据我的理解、这些是 LMK - DAC 的设置、 您能不能帮助我 进行更好的设置,以便 DAC 处的 PLL 被锁定,而 LMK 处的 VCO 将提供稳定的频率,而不会出现很多杂散和相位噪声?
e2e.ti.com/.../DAC_5F00_PLL_5F00_2150.4MHz.pptxYaron、
请尝试一下。
此致、
Jim