This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DAC3482EVM:配置文件中的 CDCE62005寄存器不映射到有效设置

Guru**** 2387080 points
Other Parts Discussed in Thread: DAC3482, CDCE62005
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/952028/dac3482evm-cdce62005-register-in-config-file-does-not-map-to-valid-settings

器件型号:DAC3482EVM
主题中讨论的其他器件:DAC3482CDCE62005

对于 DAC3482EVM、提供了一个寄存器配置文件作为 参考:  "DAC3482_FDAC_1228p8MHz_4xint_NCO_30MHz_QMCon.txt"
这将配置 DAC3482和 CDCE62005寄存器。  该 文件中的寄存器 CDCE62005 x3条目定义为"C10C0003"。  当我查看 该寄存器的 CDCE62005手册时、指定的位设置与该手册不一致。  以下是 CDCE62005手册中的相关手册页面:

值0xC10C0003转换为(对于这些位子集)
位21 = 0
位22 = 0
位23 = 0  
位24 = 0
位25 = 0
位26 = 1
位27 = 1

 从 CDCE62005手册中不清楚配置文件尝试实现的目标。  该位映射似乎不是有效的组合。  我认为这很重要、因为这个时钟驱动 FPGA 时钟引脚、所以我猜它很重要。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Andrew:

    每个寄存器总共有8个半字节(4个位)。

    前7个半字节将 RAM 位中的前28位从27位一直设置为0。 最后一个半字节是寄存器地址

    在上面的寄存器3示例中、

    7b110000的位[27至22]在 outbuffsely3中形成 LVDS 输出。 从技术上讲、我们应该将 P 输出和 N 输出设置为"反相"、以形成第一个半字节为0xE、从而符合建议的 LVDS 电平。 我们一直在测量来自 CDCE62005的 LVDS 输出、但没有将 P 输出和 N 输出反相、到目前为止 EVM 正常工作。  

    -Kang

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、感谢您的解释。  从数据表中可以看出、这是有效的组合、但我知道在 LVDS 模式下、较低的控制位是冗余的、可能会被 LVDS 模式下的硬件忽略。   

    抱歉、只要抓住钳子、尝试弄清楚如何获取评估硬件以生成任何有意义的东西。  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    谢谢。 我们实际上测量了输出摆幅、以确认这确实是 LVDS 输出。