This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/944457/ads124s08-drdy-dout-state-when-cs-is-high
大家好、
在这里了解您很高兴。 我们发现 、有时 DRDY/DOUT 信号将跟随 CS 信号、您能否帮助检查这种情况是否正确？ 谢谢。
BR、
查尔斯·林
您好、Charles、
当 CS 处于高电平时、DOUT/DRDY 将进入高阻抗状态。 在所示的情况下、我假设 DOUT/DRDY 引脚从外部上拉为高电平、以防止 CS 处于高电平时引脚悬空。 如果从 DOUT/DRDY 发出的最后一个位值为低电平、则将 CS 拉为低电平将显示 DOUT/DRDY 处于低电平。 这是正常行为。
没有通信时 CS 切换的具体原因是什么？ 是否使用此方法检查转换结束？ 如果轮询 DOUT/ DRDY 以完成新转换、则必须在上次读取数据后强制 DOUT/ DRDY 引脚处于高电平状态、以强制最后一位的 DOUT/ DRDY 输出处于高电平状态。 这可以通过使用寄存器的 RREG 命令来实现、其中寄存器中的最后一位设置为高电平。 请参阅 ADS124S08数据表中的第9.5.5节。
此致、
Bob B
