主题中讨论的其他器件： DAC3174
我很难从 DAC3171的内置功能中获得任何通过的结果。 此外、在 CONFIG5寄存器(地址0x05)中存在一些我无法同步的奇数行为。
我使用 FPGA 在 SYNC_ONLY 模式下驱动全字接口(14b)。 DATACLK 和 DACCLK 均为122.88MHz。 初始化序列如下：
1) 1)将 RESET_N 和 TXENABLE 保持为"0"
2) 2)向 DAC 施加电源
3)等待电源稳定时间(>2秒)
4) 4)开启 DACCLK 和 DATACLK
5)发出复位脉冲(100us 有效)
6) 6)向 CONFIG0寄存器写入值0x068D、以启用4线制接口模式
7) 7)向 CONFIG10寄存器写入值0xF1A0、以禁用温度传感器和 DACB
8) 8)向 CONFIG21寄存器写入值0x517F、以禁用 IC 的各个部分的睡眠
9) 9)向 CONFIG12-CONFIG19寄存器写入以下 iotest 值：
0x1、0x0、0x0、0x0、0x0、 0x0、0x0、0x0
10) 10)向 CONFIG1寄存器写入值0xF00E、以启用 iotest_ENA、64cn_ENA 和 FIFO 警报
11) 11)将 TXENABLE 设置为"1"
12) 12)启动 FPGA 数据接口、该接口发送上述数据模式、并在每次重复该模式时发出与0x1字同步的命令
当对 CONFIG4和 CONFIG5寄存器执行多个读写读取序列(写入0以将其清零)时、将产生以下值：
CONFIG4 = 0x0001
CONFIG5 = 0x0008
我的第一个问题是、我已经尝试了我可以想到的一切来使 DAC 识别最小的模式、但它永远不会产生"通过"结果、除非我以无目的地发送相同的数据字(数据接口上没有任何位发生变化)。 我无法获得示波器来测量/验证输出、但我模拟了 HDL、并确信其正常运行和受限。
我的第二个问题是 CONFIG5寄存器的值... 根据数据表、BIT3被"保留"、但它似乎表示 接口的低7位上的一个最小误差。 如果我将上述测试模式的第一个字从0x0001更改为0x0080、并将 CONFIG12寄存器值调整为相同值、我会看到 CONFIG5寄存器值变为0x0010、记录为 Iotista 错误警报。 Config4寄存器值显示合理值0x0080、表示在 iotest 期间 B7未能匹配。
我需要了解 iotest 在配置中运行时是否按预期运行。 我还想了解为什么 CONFIG5的行为与数据表的描述不匹配。 根据 DAC3174数据表、第3位指示存在一个 iotestb 错误... 这让我想知道 DAC 是否配置不正确、但我找不到原因。
请提供建议。
