[参考译文] ADS4142：FPGA 的 ADS4142时钟源

admin

Other Parts Discussed in Thread: ADS4142, CDCE72010, LMK04228, CDCLVP1102

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

器件型号：ADS4142
主题中讨论的其他器件： CDCE72010、 LMK04228、 CDCLVP1102

您好！

我计划使用 ADS4142读取我的模拟信号。对于该 ADC、需要使用时钟驱动器、以便在高采样率下获得低抖动+低噪声。我还看到需要 LVPECL 时钟驱动器。

我的问题是应该使用哪个 LVPECL 时钟驱动器。其理念是时钟信号(来自 FPGA 的单端时钟信号)应应用于时钟驱动器。之后、时钟驱动器驱动 ADS4142的差分 CLKP 和 CLKM。

此致、

郭

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

FPGA 的时钟通常不是低抖动。方法是使用时钟发生器为 FPGA 提供 ADC 时钟和同步时钟。 ADS4142 EVM 使用 CDCE72010时钟发生器器件。您还可以查看 LMK04228等器件。

-RJH

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

也可以使用时钟缓冲器(发送到时钟缓冲器的 FPGA 时钟信号)。从时钟缓冲器传输到 ADS4142的 CLKP 和 CLKM)？

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

如果您打算将 FPGA 时钟用作时钟芯片的参考信号、然后将其内部(干净) VCO 同步到 ADC、然后将该时钟(或分频输出)输出到 ADC ...那么可以...这是可以接受的。

我认为、简单的缓冲器不会显著改善 FPGA 时钟相位噪声、而是 ADC 的低质量时钟。这一切取决于 FPGA 时钟的质量以及可接受的不良相位噪声时钟的 SNR 下降量。

-RJH

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回答。我还在 ADS4142的数据表的"典型应用"部分或第72页中看到、它们使用 LVPECL 时钟驱动器。我实际上需要哪种输出格式(时钟驱动器使用 LVDS 端接)？

总之、建议使用时钟发生器 IC 、而不是时钟驱动器/时钟缓冲器(CDCLVP1102)、其端接性能取决于 IC 芯片的输出格式。我是对的吗？

0 admin 4 年多前

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

郭

你是对的。您应该使用具有低相位噪声的时钟发生器。您可以使用 LVDS 或 LVPECL 模式。

此致、

Jim

数据转换器（参考译文帖）(Read Only)