This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS54J40:4通道模式-未使用通道上的信号

Guru**** 2386660 points
Other Parts Discussed in Thread: ADS54J40, THS4511, ADS54J60
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/938782/ads54j40-4-lanes-mode---signal-on-unused-lanes

器件型号:ADS54J40
主题中讨论的其他器件: THS4511ADS54J60

大家好、我有一个具有 ADS54J40的原型板、它通过 FMC+连接器使用8条通道连接到 FPGA。 遗憾的是、其中一个通道连接到错误的 FMC+引脚、因此我在4通道模式下使用 ADC。 JESD 正常工作、我可以接收正确的数据、但信号频谱始终为250MHz (即使是未连接的输入)、这是采样频率1GHz 的四分之一。 我们尝试将其更改为900MHz、从而产生225MHz 的寄生频率(同样是采样频率的四分之一)。  

在 ADC 板上、没有任何东西会生成该频率。 经过一些详细说明后、我们发现未使用的 JESD 通道上发生了一些具有恰好四分之一采样频率的事情。 由于 ADC 处于4通道模式、我假设未使用的通道应该断电、但它们要么未通电、要么正在进行其他操作。   

提前感谢您的建议。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jakub:

    听起来您可能会看到在 Fs/4处发生的交错杂散。  检查您看到的杂散是否与数据表规格中列出的级别一致。  如果是、在给定 ADC 交错架构的情况下、预计会出现该杂散。

    -RJH

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    不过、这也是我的第一个频率、但250MHz 分量与输入信号频率只有40dB (高于其他谐波频率)。 如果我理解正确、 那么在考虑测量信号频率的情况下、数据表中的值应该介于77dB 至85dB 之间。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    在这里、您可以看到采样信号及其频谱。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jakub、

    一个可能是问题的因素是交错校正。 您能否检查并确保为此正确设置了寄存器设置、例如选择了正确的奈奎斯特区域?

    此致、

    David C

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的答复。

    在第一个奈奎斯特区域中工作时、我们将该寄存器保持不变。 我忘记提到的一点是、我们以这样的方式构建了输入驱动电路(流波纹)、它可以作为单端或差分信号进行微小的更改。 原理图如下。

    当我们移除 R1和 R7电阻器并将其用作单端时、根据数据表、得到的频谱符合预期- 250MHz 分量比输入信号频率分量低约80dB。

    如果我们不使用 R1和 R7、则移除 C1、C2和 C7并将其用作差分信号、生成的频谱如所述- 250MHz 分量仅比输入信号频率分量低约35dB。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jakub、

    您使用什么来驱动差分输入? 差分输入是否为直流耦合、因为这可能会导致问题?

    此致、

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    我们使用稍微调整的 THS4511评估模块来驱动差分输入、因此它是直流耦合的。

    我们找到了一些有关直流偏移校正的信息、因为它可能会导致这种行为(Fs/4和 Fs/2上的大杂散)。 ADS54J60的文档中提到、必须先冻结直流校正引擎、然后才能施加输入信号。 据我了解、ADS54J40和 ADS54J60具有相同(或非常简单)的寄存器集。 出于某种原因、ADS54J40文档中并未提及所有这些内容。

    您是否知道会导致正确设置 ADC 的某种配置序列? 我们尝试执行 文档中提到的步骤( 来自本答案)、但没有任何变化。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jakub、

    我将查看该文档、看看是否需要添加任何其他设置。

    此致、

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jakub、

    根据您在使用差分输入时看到的情况、您可能会遇到 VCM 问题。 要验证这是否是 VCM 问题、我有几个问题:

    • 您是否将 ADC 的 VCM 应用于放大器?
    • 您在放大器上使用的电源是什么?
    • 在单端输入和差动输入之间切换时、您是否进行了任何其他更改?

    此致、

    David Chaparro