[参考译文] DAC7760：在具有 ADC 的 SPI 总线上使用？

重新读取数据表的 SPI 部分后、我可能早就对这个问题执行了 ping 操作。 如果没有某些级别的外部组件、该器件似乎不是为总线设计的(我看不到关于三态 MISO 线路的任何信息)。 这种情况似乎并不少见。

但是、数据表语句的上下文似乎是：      "在锁存器的上升沿之前提供多于或少于24个 SCLK 周期会导致不正确的数据。。。"      很可能仅指24位的非整数倍(额外的几个或太少、这将偏移移位寄存器)、不接收任何位数、最后以正确的24位帧结束。

话虽如此、我认为我只能在 MISO 线路上用一个三态缓冲器将 DAC7760总线连接起来。 这将允许其他从器件进行无争用通信。 LATCH 信号不是 CS、但可以采用相同的方式工作、只是计时不同。 只在正确的24位消息结束时将锁存器置为有效、而不是将整个消息(CS)的信号置为有效。 为了清洁、我也可以在 SCLK 上添加与门。

我认为这是 DAC7760的总线解决方案、但仍赞赏大家的评论。  

您好、Matt、

我将在周末查看此内容、并在周一返回给您。

谢谢、

Paul

您好、Matt、

我认为您的理解是正确的。  也许您可以将 MCU 的两个 GPIO 引脚用作不同的芯片选择？

谢谢、
Paul

Paul、

我认为这就是我要做的。 我希望在 MISO 上放置一个三态缓冲器、并将两条 GPIO 线用于 DAC (一条用于三态缓冲器/与门、另一条用于锁存)。 然后、我将得到 ADC CS 的第三个。 我认为这将会很好地解决问题，感谢你的帮助和澄清。

-Matt