This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12DL3200:(FS/4 +/- Fin)杂散问题

Guru**** 2586895 points
Other Parts Discussed in Thread: ADC12DL3200

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/939069/adc12dl3200-fs-4---fin-spur-issue

器件型号:ADC12DL3200

您好!

我在电路板上测试 ADC 性能、ADC12DL3200在6Gsps 模式下工作(3GHz 时钟、LDEMUX = 1、DES_EN = 1、LALIGNED = 0)、我从 Vivado 导出数据并在 Matlab 上进行 FFT 分析、 现在、我可以获得正确的输入单音调频率、但具有非常高的 Fs/4 +/- Fin 杂散。 如下图所示、实际 ADC 输入信号为800m、但从 FFT 结果来看、700m 和2.3G 的振幅甚至比800m 高得多! 当我改变输入频率时、杂散始终保持在(Fs/4 +/- Fin)。

在这里、我想知道引发此问题的可能原因是什么?  

谢谢  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    重新发布图片。   

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您能否将原始数据发送到.csv 文件中、以便我们可以对其进行检查并找到问题?

    谢谢、

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../f800m.csv

    你(们)好

    感谢您的快速响应。

    包含从 Vivado 导出的原始.csv 文件。 对应  于样本1~32等的 A~AF 列。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    你(们)好

    BTW、我在偏移二进制模式(寄存器0x204 = 0x8)下设置此 ADC 采样格式。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 David:

    在.rar 中包含.csv 原始数据和我的 MATLAB FFT 代码、感谢您的善意支持~

    e2e.ti.com/.../2260.Analysis.rare2e.ti.com/.../0880.f800m.csv

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢您查看我的原始数据文件、我在上次回复中发布了该文件。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、先生、

    我可以得到任何响应吗? 确实需要帮助才能正确前进...

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    查看发送的数据后、当 FPGA 从所有 LVDS 线路获取数据并将其组合在一起时、看起来会出现问题。 您能否检查代码并确保 FPGA 根据数据表建议捕获数据、第34页的图5可能会有所帮助。

    此致、

    David Chaparro

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    [引用用户="David Chaparro"]

    您好!

    查看发送的数据后、当 FPGA 从所有 LVDS 线路获取数据并将其组合在一起时、看起来会出现问题。 您能否检查代码并确保 FPGA 根据数据表建议捕获数据、第34页的图5可能会有所帮助。

    此致、

    David Chaparro

    [/报价]

    尊敬的 David:

    是的、我按照数据表第33页的图6来整理采样数据。 在这种6GSPS DES 模式下、使用了所有 LVDS 通道、因此我可以从 Vivado 导出1024*32的数据矩阵。

    1024是 Vivado 中的长度设置、32是解串因子( 6GHz 采样 clk/187.5MHz app_clk = 32)。 然后、我在波形视觉中执行 FFT、如下所示:

    1) 1) 将1024*32样本数据导入到波形视觉中。  

    2) 2)仅选择一个通道、我可以获得正确的 FFT 单音信号。 如下图所示。

    3) 3)如果我选择多个通道、例如、我选择4个通道、我将获得(FS/4 +- Fin 和 FS/2 +- Fin)音调。 如上一张图所示。

    这是合理的、为什么?

    选择单通道的结果:

    选择多通道的结果:

     

    您能更详细地解释一下这种现象吗? 非常感谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    您之所以得到这种情况、是因为您的 FFT 包含四列数据、这是因为您没有将所有数据取整并交错在一起。 您将从32列中取出几列并将其交错、这会导致错误的 FFT。 由于同样的原因、单个列还应导致不正确的 FFT。 正确的 FFT 应包含所有32列数据。

    此致、

    David Chaparro