• 状态 Resolved
  • 已锁定 已锁定
  • 回复 11 回复
  • 订户 1 订户
  • 视图 907 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC32RF45：面临2个通道的问题

admin
Guru**** 2589280 points
Other Parts Discussed in Thread: LMK04828, ADC32RF45, ADC32RF45EVM

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/945823/adc32rf45-facing-problem-with-2-channels

器件型号：ADC32RF45
主题中讨论的其他器件：LMK04828、、

尊敬的先生：

 我们正在将 数据传输到 polarfire FPGA。

输入射频频率为150MHz

到 ADC 的时钟来自 LMX2582

内部时钟频率为1536MSPS

LMFS 值为8224、具有旁路模式和12位分辨率

LMK04828时钟输出选项卡--- cl0&clk1除以16

ADC32RFXX 选项卡同步极性已禁用

如果我们使用来自 ADC 的一个通道数据、并且 SYNC 也会直接生成、但如果我们使用2个通道、我们没有获得第二个参考时钟。

我们使用了2个 ADC 通道、但我们没有从 ADC32RF45获取第二通道参考时钟。

请建议我们使用适当的数据从通道2获取参考时钟

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Roja Veereddy、

    "来自 ADC32RF45第二通道的参考时钟"是什么意思？

    每个 ADC 通道的 JESD 输出均位于4个 JESD 通道上。 仅使用 CHB 通道时是否会建立 JESD 链路？  

    我已经在 ADC32RF45EVM 上验证了 JESD 同步是否符合双通道情况下的预期。  

    此致、

    Vijay

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    海先生

    从 ADC32RF45到 FPGA、将有两个参考时钟。

    当我使用2个通道时、通道1参考时钟频率将变大、数据也将来自 FPGA 中的收发器。

    但对于通道2、基准时钟不会出现。

    请告诉我可以使用的任何配置设置。

    此致

    Roja Veereddy

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 、Roja Veereddy、

    您是指从 LMK 到 FPGA 的参考时钟吗？ 您是否期望 LMK 提供两个参考时钟？ ADC32RF45没有基准时钟输出。

    此致、

    Vijay

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    海先生

    是的、SIR、对于在 ADC32RF45中使用两个通道、对于双通道、参考时钟至 FPGA  

    请您向我们推荐2个通道、我们如何从 ADC32RF45获取正确的数据。

    谢谢

    Roja Veereddy

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Roja Veereddy、

    ADC32RF45没有基准时钟输出。  

    从 ADC 到 FPGA 的 JESD 接口仅与8个 JESD 通道和一个差分 SYNCB 信号相关。 您能解释一下您的参考时钟是什么意思吗？

    此致、

    Vijay

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    海先生

    从 LMK04828开始、FPGA 有两个参考时钟

    FPGA_JESD_CLKP

    FPGA_JESD_CLKN

    CLK_LAO_0P

    CLK_LAO_0M

    这些信号将传输到 FPGA 中的 FMC 连接器引脚。

    当我使用具有 LMFS 8224和内部时钟频率1536MSPS 以及 LMK04828时、CLKS 输出除以16并禁用同步极性

    我们将获取数据以及  支持同步的 FPGA_JESD_CLKP、FPGA_JESD_CLKP 时钟

    我们将使用相同配置的双通道时

    FPGA_JESD_CLKP

    FPGA_JESD_CLKN 这些时钟、但我们没有获得 CLK_LAO_0P、 CLK_LAO_0M 这些时钟和同步。

    请您帮助我们解决此问题。

    谢谢

    Roja Veereddy

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Roja Veereddy、

    感谢您的澄清。

    在 ADC32RF45EVM + TSW14J56EM 设置中、FPGA 使用 FPGA_JESD_CLKP/N 作为所有8 个 JESD 通道的参考时钟、使用 FPGA_JESD_SYSREFP/M 信号作为 SYSREF。 该参考 时钟和 SYSREF 信号在 LMK04828中进行相应配置。  在 ADC32RFxx EVM GUI 中、您 可以参考 LMK04828 ->时钟输出->'CLKout 0和1'来配置该时钟和 SYSREF 对。

    在 ADC32RF45EVM + TSW14J56EM 设置中、 不使用 CLK_LAO_0P/M 时钟。 因此、该时钟输出从 LMK04828禁用。 如果您在 FPGA 中使用此时钟和 SYSREF 对、并且想要配置与 LMK04828的'CLKOUT 0和1'类似的时钟和 SYSREF 对、请在  GUI 'LMK04828 ->时钟输出'选项卡中配置'CLKOUT 8和9'、与'CLKOUT 0和1'相同、如下面的 GUI 快照所示。

    此致、

    Vijay

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    海先生

    感谢您分享有关 GUI 的信息。

    正如您之前所说、我们进行了配置、但我们仍然没有得到。

    我们能否对  2个通道使用 FPGA_JESD_CLKP/N 时钟。

    RX 数据速率为7680Mbps

    参考时钟为192MHz。

    您能否说出这两个通道的时钟、它们保持不变或会发生变化。

    谢谢你

    Roja Veereddy

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Roja Veereddy、

    由于 CHA 和 CHB 的通道速率相同、因此 可以对两个通道使用 FPGA_JESD_CLKP/N 时钟。 这就是在 TSW14J56固件中完成的方法。  

    此致、

    Vijay

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    海先生

    我们使用的是 Polarfire 评估板、在收发器 IP (支持一个通道、意味着4个通道)中、我们已给定一个通道的通道速率为7.68Gbps。

    我们采用了另一个收发器、给出的通道速率与通道2的通道1相同。

    我们是否可以为 两者使用 FPGA_JESD_CLKP/N 时钟。

    请建议我。

    谢谢

    Roja Veereddy

  • 0
    TI__Guru**** 2589280 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Roja Veereddy、

    我不知道在 Polarfire 评估板中是否可以为8个通道使用相同的参考时钟。  

    可以在 Altera (在 TSW14J56/7EVM 中)和我们使用的 Xilinx FPGA 中实现。  

    您可以联系 Polarfire 支持以获得有关此方面的帮助。

    此外、如果您需要有关 LMK04828配置的帮助(要在 CLKout 8和9上获得与 CLKout 0和1相同的输出)、请发布另一个 e2e 问题(突出显示您需要有关 LMK04828而不是 ADC32RF45的帮助)。 我们的时钟团队专家将为您提供帮助。  

    此致、

    Vijay