你(们)好
我正在使用 ADS54J66 ADC。
它有4个通道 A、B、C、D
采样率= 312.5MHz、Sysref = 4.8828125MHz。
我向所有4个通道(通过4:1分离器)提供相同的模拟数据。 在 FPGA 中、我在 JESD IP 内核之后接收数据。
这4个通道必须在内部同步、因为数据生成源相同、4个通道的时钟和 Sysref 相同、在 FPGA 内部我使用单个 JESD IP 内核
为什么这4个通道不同步?
在 ADC 内,我们是否有任何办法单独调整每个通道上的延迟??
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
你(们)好
我正在使用 ADS54J66 ADC。
它有4个通道 A、B、C、D
采样率= 312.5MHz、Sysref = 4.8828125MHz。
我向所有4个通道(通过4:1分离器)提供相同的模拟数据。 在 FPGA 中、我在 JESD IP 内核之后接收数据。
这4个通道必须在内部同步、因为数据生成源相同、4个通道的时钟和 Sysref 相同、在 FPGA 内部我使用单个 JESD IP 内核
为什么这4个通道不同步?
在 ADC 内,我们是否有任何办法单独调整每个通道上的延迟??
你(们)好
我将所有4个通道的样本存储在 FIFO 中、并在 MATLAB 中绘制这些样本
我测量所有通道之间的相位差
有时、所有4个通道之间的相位差大致相同、但有时1个或2个通道的相位差会更大。
在该单通道中、样本会向前移动
但是、由于在 ADC 中、所有4个通道都在同一个时钟上进行采样、因此我无法解决此问题。
我的4:1分离器工作正常。 我已经使用示波器验证了这一点
如果是由于布线长度 问题、即使相位差也必须恒定、但会有所变化。
我对我的配置有一些疑问
我正在通过寄存器配置进行复位。 我不使用硬件复位引脚。 这很重要吗?
2.我正在将 SYNCbAB 用于这两个转换器。 数据表中给出了 SYNCbCD 必须驱动为低电平。 它会产生任何问题吗?
3.我没有使用交错引擎。 它的用途是什么? 这会对我有什么帮助吗?
谢谢、尊重
Pavan