• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 1 订户
  • 视图 294 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADC12J4000：采集时为 SPI

admin
Guru**** 2385860 points
Other Parts Discussed in Thread: ADC12J4000, ADC12J4000EVM
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/928555/adc12j4000-spi-while-acquisition

器件型号：ADC12J4000

您好！

我使用的是具有 ADC12J4000和 Arria10 FPGA 的定制板。

我使用 ADC 来捕获 PRBS 调制信号(@409MSPS)、然后对样本执行 BER 以检查错误。

我注意到、当采集/JESD 正在运行时、如果我执行 SPI 读取以检查 ADC12J4000状态、有时流中会出现错误。

这是否是此 ADC 的已知问题？ 在 JESD 运行时，我不应该使用 SPI？

或者是我的板/SPI 有问题吗？

谢谢

  • 0
    TI__Guru**** 2385860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Avantx、

    除非电路板上存在布局问题、导致显著的噪声耦合、接地反弹等、否则我不会指望只读取 SPI 会导致位流中的错误 由于电路板或 IC 级的噪声耦合、ADC 捕获性能可能会受到轻微影响。

     

    除非 RX FPGA 检测到链路问题、否则实际上没有任何理由轮询 ADC 状态寄存器、因此我建议仅在检测到 RX 链路错误时进行状态读取。

    此致、

    Jim

  • 0
    TI__Guru**** 2385860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Jim、

    感谢您的快速回答。

    "电路板上的布局问题导致显著的噪声耦合、接地反弹"
    我将对此进行检查。

    "实际上没有任何理由轮询 ADC 状态寄存器"
    我在软件中每5秒轮询一次、从 ADC 中查询一些状态。
    尤其是"link_up"、"pll_locked"、"sysrefl脏"、以确保我的链路 JESD 正常。 (这就是 ADC12J4000EVM GUI 的工作原理？ 用户可以检查某些状态)。
    我认为这是成功的方法、但好吧、我将查看 FPGA IP API 以获取这些信息。

  • 0
    TI__Guru**** 2385860 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我发现电路板上产生采样频率和 SPI 链路的 PLL 存在串扰问题。
    我还在第二块板上尝试过、adc12j4000工作正常。

    问题出在第一块电路板(具有不同的布局)、可以对 adc12j4000进行轮询、而不会出现任何问题。

    感谢你的帮助。