[参考译文] ADC12J4000：采集时为 SPI

Avantx、

除非电路板上存在布局问题、导致显著的噪声耦合、接地反弹等、否则我不会指望只读取 SPI 会导致位流中的错误 由于电路板或 IC 级的噪声耦合、ADC 捕获性能可能会受到轻微影响。

除非 RX FPGA 检测到链路问题、否则实际上没有任何理由轮询 ADC 状态寄存器、因此我建议仅在检测到 RX 链路错误时进行状态读取。

此致、

Jim

Jim、

感谢您的快速回答。

"电路板上的布局问题导致显著的噪声耦合、接地反弹"
我将对此进行检查。

"实际上没有任何理由轮询 ADC 状态寄存器"
我在软件中每5秒轮询一次、从 ADC 中查询一些状态。
尤其是"link_up"、"pll_locked"、"sysrefl脏"、以确保我的链路 JESD 正常。 (这就是 ADC12J4000EVM GUI 的工作原理？ 用户可以检查某些状态)。
我认为这是成功的方法、但好吧、我将查看 FPGA IP API 以获取这些信息。

我发现电路板上产生采样频率和 SPI 链路的 PLL 存在串扰问题。
我还在第二块板上尝试过、adc12j4000工作正常。

问题出在第一块电路板(具有不同的布局)、可以对 adc12j4000进行轮询、而不会出现任何问题。

感谢你的帮助。