[参考译文] ADC32J45EVM：将 ADC32J45EVM 与 KCU105配合使用

您好、Jim、

我按照 PowerPoint 中的步骤使用了该.ini 文件、但遇到错误。 错误是"Read DDR to file time_out_error time_out error"。 所有其他步骤都可以正常工作。

卢卡斯

根据我发送的文档中的最后一张幻灯片、"如果出现超时问题、请重新加载固件、重新连接 HSDC Pro、然后再次尝试捕获"。 您是否尝试过此操作？

此致、

Jim

这不起作用，每次都有相同的问题。 此演示中的采样时钟源是什么？ 在我看来、它看起来像外部时钟输入。  您提供的.ini 文件适用于34j45、而不是32j45。 这是否与问题有关？

卢卡斯

该设置在 ADC32J45EVM 上使用内部时钟模式。 我们认为 ini 文件有问题。 我们正在为 ADC32J45创建一个新的模数转换器。

另一个选择是使用免费的 TI204C-IP 尝试使用此接口。 您可以通过转到以下链接请求此 IP：  

https://www.ti.com/tool/TI-JESD204-IP。

 此 IP 附带说明和示例。 目前、JESD204快速设计 IP 支持以下 FPGA 系列：

• XilinxVirtex UltraScale 和 UltraScale+
• Xilinx Kintex UltraScale 和 UltraScale+
• Xilinx Zynq UltraScale+和 Zynq UltraScale+(Auto)
• Xilinx Artix 7和 Artix 7 (Auto)
• Xilinx Virtex 7.
• Xilinx Kintex 7和 Kintex 7 (Auto)
• Xilinx Zynq7000和 Zynq7000 (Auto)

此致、

Jim

谢谢你。 JESD IP 看起来非常有希望。 我将尝试使用它。

卢卡斯

最初的固件是由 Xilinx 提供的。 他们不再支持这一点。 我们没有可用于 ADC32J45的 ini 文件、并且可能无法获得该文件。 如果您计划使用 TI IP、我建议您继续使用、或者联系 Xilinx 寻求帮助。

此致、

Jim