This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] ADS52J90:JESD204b 模式下的 ADS52J90

Guru**** 633105 points
Other Parts Discussed in Thread: ADS52J90
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/1166056/ads52j90-ads52j90-in-jesd204b-mode

器件型号:ADS52J90

ADS52J90。在 JESD204b 模式下  

请告诉我如何启用测试图形模式(例如斜坡)。 谢谢。 
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!  

    即使使用 JESD204B 接口、也可以设置 LVDS 测试图形模式部分中所述的所有测试图形。 这些测试模式用作 JESD 接口的传输层测试模式。 这些测试模式可以替代进入 JESD204B 链路层的正常 ADC 数据。

    因此、使用 PAT_modes (Register2<9:7>)来设置这些测试模式。  

    谢谢、

    Karthik

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    非常感谢先生。

    我还有一个问题:

    如何在32输入模式下分离偶数和奇数 ADC 采样?

    谢谢、

    Alex

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Alex:  

    您必须使用 TX_TRIG 信号来同步器件、如数据表中第8.3.4节所述。 然后、TX_TRIG 和第一个奇数采样之间将存在确定性延迟。 有关  确切的延迟、请参阅数据表中的 ADC 延迟和 JESD 延迟。  

    请注意、该器件只有16个 ADC。 因此、在32输入模式下、奇数和偶数通道之间存在半时钟采样延迟-  

    谢谢、

    Karthik