This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/data-converters-group/data-converters/f/data-converters-forum/766311/dac5672-control-lines
您好！
当 WRT 上的上升沿发生时、数据被锁存在 IC 的内部锁存寄存器中、但模拟转换值是否会自动输出？ 或者、我们是否必须在 CLK 上发出另一个上升沿才能将转换后的值从 IC 中释放出来？
当数据被锁存时、转换是否开始？
CLK 上的上升沿是否开始转换？
谢谢你
Neeraj、您好！
这是否意味着我们必须在 CLK 引脚上至少应用4个时钟周期 才能从器件中获取转换数据？
此致
郭君
尊敬的郭君灿：
是的、一旦 数据在 WRT 信号的上升沿锁存到器件中、您将需要在 CLK 引脚上额外增加4个时钟周期才能将数据从 DAC 中取出。
此致、
Neeraj
我对 DAC5672还有另一个问题。 一旦您将数据锁存到 DAC5672内部锁存器中、然后使用 CLK 上升沿启动转换、锁存器是否会在由于另一个 WRT 上升沿而没有其他锁存器时保留数据？
